EDA课程设计报告---四位加法器设计.doc

中原工学院信息商务学院eda课程设计题目 ：四位加法器设计学号 ：200907064222姓名 ：谢广海 班级 ：测控092指导老师 ：赵强松2012年2月26日2012年3月2日目录一、摘要-2二、eda简介-2三、概述-33.1目的与要求-33.2实验前预习-43.3设计环境-4四、四位全加器的设计过程-54.1 半加器的设计-54.2一位全加器的设计-104.3四位全加器的设计-12五、收获与心得体会-13一、摘要本文主要介绍了关于eda技术的基本概念及应用，eda设计使用的软件quartus7.2的基本操作及使用方法，以altera公司的quartus7.2为工具软件，采用层次化原理图输入法设计半加器和四位全加器的设计及仿真过程。二、eda简介eda技术就是以计算机为工具，设计者在eda软件平台上，用硬件描述语言hdl完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作.eda是电子设计自动化（electronic design automation）的缩写，在20世纪90年代初从计算机辅助设计（cad）、计算机辅助制造（cam）、计算机辅助测试（cat）和计算机辅助工程（cae）的概念发展而来的。 eda代表了当今电子设计技术的最新发展方向，它的基本特征是：设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（asic）实现，然后采用硬件描述语言（hdl）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件，这样的设计方法被称为高层次的电子设计方法。高层次设计是一种概念驱动式设计，设计人员无须通过门级原理图描述电路，而是针对设计目标进行功能描述，由于摆脱了电路细节的束缚，设计人员可以把精力集中于创造性的概念构思与方案上，一旦这些概念构思以高层次描述的形式输入计算机后，eda系统就能以规则驱动的方式自动完成整个设计。这样，新的概念得以迅速有效的成为产品，大大缩短了产品的研制周期。不仅如此，高层次设计只是定义系统的行为特性，可以不涉及实现工艺，在厂家综合库的支持下，利用综合优化工具可以将高层次描述转换成针对某种工艺优化的网表，工艺转化变得轻松容易。利用eda工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出ic版图或pcb版图的整个过程在计算机上自动处理完成。现在对eda的概念或范畴用得很广。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有eda的应用1。目前eda技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到eda技术。本次毕业设计课题实现的核心技术即为eda相关技术。三、概述3.1目的与要求本实验课程的目的，旨在通过上机实验，使学生加深理解eda技术的基本方法，帮助和培养学生建立利用原理图和硬件描述语言进行电路设计的基本方法和利用eda工具软件（max+plus或quartus7.2）设计简单数字电子系统的能力，为以后从事有关数字电子系统方面的设计和研究开发工作打下基础。eda技术是电子设计领域的一场革命，目前正处于高速发展阶段，每年都有新的eda工具问世，我国eda技术的应用水平长期落后于发达国家，因此，我们应该尽早掌握这一先进技术，这不仅是提高设计效率的需要，更是我国电子工业在世界市场上生存、竟争与发展的需要。3.2实验前预习每次实验前，仔细阅读本实验指导书的相关内容，明确实验目的和实验内容；明确实验原理与步骤；复习与实验内容有关的理论知识；预习仪器设备的使用方法、操作规程及注意事项。3.3设计环境quartus是altera公司提供的fpga/cpld集成开发软件，altera是世界上最大的可编程逻辑器件供应商之一。 quartus在21世初推出，是altera全一代fpga/cpld集成开发软件max+plus ii的更新换代产品，其界面友好，使用便捷。在quartus上可以完成设计输入、hdl综合、布新布局(适配)、仿真和选择以及硬件测试等流程，它提供了一种与结构无关的设计环境,使设计者能方便地进行设计输入、开始处理和器件编程。 quartus提供了完整的多平台设计环境，能满足各种特定设计的需求，也是单片机可编程系统(sopc)设计的综合环境和sopc开发的基本设计工具，并为altera dsp开发包进行系统模型设计提供了集成综合环境。quartus设计完全支持vhdl、verilog的设计流程，其内部嵌有vhdl、verilog逻辑综合器。quartus与可用利用第三方的综合工具(如leonardo spectrum、synplify pro、fpga complier ii)，并能直接调用这些工具。同样 quartus具备仿真功能，同时支持第三方的仿真工具(如modelsin)。此外， quartus与matlab和dsp builder结合，可用进行基于fpag的dsp系统开发，是dsp硬件系统实现的工具eda工具。四、4位全加器的设计实现过程4.1半加器的设计1、元件选择在max+plus ii工具软件的元件库中已经有与门、或门、与非门和异或门等元件，在设计中可直接调用这些元件，实现电路设计。图1 半加器原理图在元件选择对话框的符号库“symbol libraries”栏目中，用鼠标双击基本元件库文件夹“d:maxplus2max2libprim”后，在符号文件“symbol files”栏目中列出了该库的基本元件的元件名，例如and2(二输入端的与门)、xor(异或门)、vcc(电源)、input(输入)和output(输出)等。在元件选择对话框的符号名“symbol name”栏目内直接输入xor，或者在“symbol files”栏目中，用鼠标双击“xor”元件名，即可得到异或门的元件符号。用上述同样的方法也可以得到其他元件符号。2、编辑半加器的原理图半加器逻辑电路图如图1所示，它由1个异或门和1个与门构成，a、b是输入端，so是和输出端，co是向高位的进位输出端。在元件选择对话框的符号名“symbol name”栏目内直接输入xor，或者在“symbol files”栏目中，用鼠标双击“xor”元件名，即可得到异或门的元件符号。用上述同样的方法也可以得到与门及输入端和输出端的元件符号。用鼠标双击输入或输出元件中原来的名称，使其变黑后就可以进行名称修改，用这种方法把两个输入端的名称分别更改为“a”和“b”，把两个输出端的名称分别更改为“so”和“co”，然后按照图1所示的半加器逻辑电路的连接方式，用鼠标将相应的输入端和输出端及电路内部连线连接好，并以“h_addergdf”(注意后缀是gdf)为文件名，存在自己建立的工程目录d:myedamygdf内。进行存盘操作时，系统在弹出的存盘操作对话框中，自动保留了上一次存盘时的文件名和文件目录，不要随意单击“ok”按钮结束存盘，一定要填入正确的文件名并选择正确的工程目录后，才能单击“ok”按钮存盘，这是上机实验时最容易忽略和出错的地方。 3、编译设计图形文件设计好的图形文件一定要通过max+plus ii的编译。在max+plus ii集成环境下，执行“max+plus”菜单下的“compiler”命令，在弹出的编译对话框中单击“start”按钮，即可对h_addergdf文件进行编译。在编译中，max+plus ii自动完成编译网表提取(compiler netlist extractor)、数据库建立(database builder)、逻辑综合(logic synthesizer)、逻辑分割(partitioner)、适配(fitter)、延时网表提取(timing snf extractor)和编程文件汇编(assembler)等操作，并检查设计文件是否正确。存在错误的设计文件是不能将编译过程进行到底的，此时计算机会中断编译，并在编译(compiler)对话框中指出错误类型和个数。4、生成元件符号 在max+plus ii集成环境下，执行“file”菜单下的“create default symbol”命令，将通过编译的gdf文件生成一个元件符号，并保存在工程目录中。这个元件符号可以被其他图形设计文件调用，实现多层次的系统电路设计。5、功能仿真设计文件仿真，也称为模拟(simulation)；是对电路设计的一种间接的检测方法。对电路设计的逻辑行为和功能进行模拟检测，可以获得许多设计错误及改进方面的信息。对于大型系统的设计，能进行可靠、快速、全面的仿真尤为重要。 建立波形文件进行仿真时需要先建立仿真文件。在max+p1us ii环境执行“file”的“new”命令，再选择弹出的对话框中的waveform editor fi1e项，波形编辑窗口即被打开。 输入信号节点 在波形编辑方式下，执行“node”的“nodes from snf”命令，弹出输入节点“enter nodes from snf”对话框，在对话框中首先单击“list”按钮，这时在对话框左边的“available nodesgroups” (可利用的节点与组)框中将列出该设计项目的全部信号节点。若在仿真中只需要观察部分信号的波形，则首先用鼠标将选中的信号名点黑，然后单击对话框中间的“=”按钮，选中的信号即进入到对话框右边的“selected nodesgroups”(被选择的节点与组)框中。如果需要删除“被选择的节点与组”框中的节点信号，也可以用鼠标将其名称点黑，然后单击对话框中间的“=按钮。节点信号选择完毕后，单击“ok”按钮即可。 设置波形参量在波形编辑对话框中调入了半加器的所有节点信号后，还需要为半加器输入信号a和b设定必要的测试电平等相关的仿真参数。如果希望能够任意设置输入电平位置或设置输入时钟信号的周期，可以在options选项中，取消网格对齐snap to grid的选择(取消钩)。 设定仿真时间宽度 在仿真对话框，默认的仿真时间域是1s。如果希望有足够长的时间观察仿真结果，可以选择“file”命令菜单中的“end time”选项，在弹出的“end time”对证框中，填入适当的仿真时间域(如5s)即可。 加入输入信号为输入信号a和b设定测试电平的方法及相关操作如教材图2.1.3所示，利用必要的功能键为a和b加上适当的电平，以便仿真后能测试so和co输出信号。 波形文件存盘以“h_adderscf”(注意后缀是scf)为文件名，存在自己建立的工程目录d:myedamygdf内。在波形文件存盘时，系统将本设计电路的波形文件名自动设置为“h_adder.scf”，因此可以直接单击确定按钮。 进行仿真波形文件存盘后，执行“max+p1us ii”选项中的仿真器“simulator”命令，单击弹出的“仿真开始”对话框中的“start”按钮，即可完成对半加器设计电路的仿真，可通过观察仿真波形进行设计电路的功能验证。半加器波形显示如下图：半加器波形4.2 1位全加器的设计1、编辑1位全加器的原理图1位全加器可以用两个半加器及一个或门连接而成。其原理图如图1所示。图1 1位全加器原理图在quartus7.2图形编辑方式下，在用户目录中找到自己设计的半加器元件h_adder，并把它调入原理图编辑框中（调入两个），另外从d:maxplus2max2libprim元件库中调出一个两输入端的或门，并加入相应的输入和输出元件，按照图1所示电路连线，得到1位全加器电路的设计结果。电路中的a和b是两个1位二进制加数输入，cin是低位来的进位输入，sum是和输出，cout是向高位进位输出。2、设计文件存盘与编译完成1位全加器电路原理图的编辑后，以f_addergdf为文件名将1位全加器电路原理图设计文件保存在工程目录中，“.gdf”表示图形文件。进行存盘操作时，系统在弹出的存盘操作对话框中，自动保留了上一次存盘时的文件名和文件目录，操作者不要随意单击“ok”按钮结束存盘，一定要填入正确的文件名并选择正确的工程目录后，才能单击“ok”按钮存盘，这是初学者上机实验时最容易忽略和出错的地方3、仿真设计文件在quartus7.2波形编辑方式下，编辑f_addergdf的波形文件，并完成输入信号a、b和cin输入电平的设置。波形文件编辑结束后也要将波形文件保存在工程目录中，在存盘操作时，系统会自动将当前设计的文件名作为波形文件名，并以.scf为文件类型(例如1位全加器的波形文件是f_adder.scf)，所以操作者可以直接单击“ok”按钮结束波形文件的存盘操作。波形文件存盘后，执行启动仿真器“simulator”命令开始仿真，可通过观察仿真波形进行设计电路的功能验证。1位全加器波形如下图4.3 4位全加器的设计4位加法器的设计中，全加器成为底层文件ain3.0和bin3.0是两个4位二进制输入端，cin是低位来得进位输入端，sum3.0是4位和输出端，cout是向高位进位的输出端。原理图如图2所示。步骤同1位全加法器。图2 4位加法器原理图4位全加器波形图五、心得体会通过这次有关于eda技术的课程设计