整点报时器——模电课程设计说明书.doc

信息与电气工程学院 课程设计说明书课程设计说明书 （200 9 /2010 学年第 二 学期） 课程名称 ： 电子技术课程设计 题 目 ： 整点报时数字钟电路设计 专业班级 ： 电气 0801 学生姓名 ： 王贝贝 学 号： 080060104 指导教师 ： 崔春艳 设计周数 ： 2 周 设计成绩 ： 2010 年 7 月 9 日 0 1 1 课程设计目的及设计要求课程设计目的及设计要求.1 2 2 系统的方案设计系统的方案设计.1 3 3 系统的详细设计系统的详细设计1 3.1 脉冲产生和分频电路1 3.1.1 脉冲产生和分频电路的设计.1 3.1.2 关键器件 cd4060 的介绍.1 3.2 计时电路1 3.2.1 分，秒计时电路的设计.1 3.2.2 小时计时电路的设计.1 3.2.3 关键器件 cd4510 的介绍.1 3.3 显示译码电路1 3.3.1 显示译码电路的设计.1 3.3.2 关键器件 cd4511 和数码管的介绍.1 3.4 校时电路1 3.4.1 校时的电路的详细设计.1 3.4.2 关键器件 rs 触发器的详细介绍.1 3.5 整点报警电路2 4 4 设计过程说明设计过程说明.2 5 5 心得体会心得体会2 6 6 参考文献参考文献2 1 1 1 课程设计目的课程设计目的及要求及要求 设计目的设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准 确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字钟 ，从原理 上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且可以通过数字 钟的制作进一步了解在制作中用到的各种中小规模集成电路的作用及使用方法。再者，由于数字 钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的 原理与使用方法 设计要求设计要求 设计指标 (1)时间以 24 小时为一个周期； (2)显示时、分、秒； (3)有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； (4)保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 设计要求 (1)画出电路原理图和 pcb 图； (2)自行装配和调试，并能发现问题和解决问题； (3)编写设计报告，写出设计与制作的全过程，附上有关资料和图纸及心得体会。 2 2 系统的方案设计系统的方案设计 本实验设计的数字钟具有基本功能和扩展功能两部分。其中，基本功能由振荡器、分频器、 计数器和译码显示器构成，可以实现准确计时，并以数字形式显示时、分、秒的时间。扩展 功能则具有校时和整点报时两个功能。 根据设计要求首先建立了一个数字钟电路系统的组成框图，如图 1 所示。 2 图 1 由图 1 可知，电路的工作原理是：振荡器产生的高秒冲信号作为数字钟的振源，在经分频器 输出标准秒脉冲。秒计数器计满 60 后向分计数器个位进位，分计数器计满 60 后向小时计数器个 位进位并且小时计数器以 24 小时为一个周期。计数器的输出经译码器由数码管显示。当计时出现 差错时，校时电路进行校时、校分、校秒，使其校正到标准时间。计时过程中具有报时功能，当 时间到达整点前 10 秒（即 59 分 50 秒）时进行蜂鸣报时。 3 系统的详细设计系统的详细设计 下面将对各部分电路进行详细设计 3.1 脉冲产生和分频电路脉冲产生和分频电路 3.1.1 脉冲产生和分频电路的设计脉冲产生和分频电路的设计 （1 1）数字钟的构成）数字钟的构成 数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始时间不可能 与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的 1hz 时间信号必 须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 3 （2 2）晶体振荡器电路）晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的 32768z 的方波信号，可保证数字钟的 走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般 输出为方波的数字式晶体振荡器电路通常有两类，一类是用门电路构成；另一类是通过 非门构成的电路，本次设计采用了后一种。由非门与晶体、电容和电阻构 成晶体振荡器电路，实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方 波。输出反馈电阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增 益的反相放大器。电容、与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时 提供了一个度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具 有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 （3 3）分频器电路）分频器电路 通常，数字钟的晶体振荡器的输出频率较高，为了得到 1hz 的秒信号输入，需要对振荡器的 输出信号进行分频。 通常实现分频器的电路是计数器电路，一般采用多级 2 进制计数器来实现。实际上，从尽量 减少元器件的数量的角度来考虑，可选用 cd4060 和 cd4040 来构成分频电路。而且 cd4060 还包含 振荡电路所需的非门，使用起来更为方便，所以这里采用 cd4060 元器件实现该分频功能。由于 32768 为 2 的 15 级进制，而 cd4060 只能实现 2 的 14 次分频，故还需要一个异位二进制计数器 （为 74ls74）实现二分频功能，这样便将 32768hz 的振荡信号分频为所需的 1hz 的秒脉冲输入信 号。 图 2.晶振-分频电路 4 3.1.2 关键器件关键器件 cd4060 的介绍的介绍 cd4060-14cd4060-14 位二进制串行计数器位二进制串行计数器 简要说明简要说明： cd4060 由一震荡器和14 极二进制串行计数器位组成，震荡器的结构可以是rc 或晶振电路。cr 为高电平时，计数器清零且振荡器使用无效，所有的计数器位均为主从触发器。在cp1（和cp0） 的下降沿计数器以二进制进行计数，在时钟脉冲线上使用施密特触发器对时钟上升和下降时间无 限制。cd4060 提供了16 引线多层陶瓷双列直插（d）、熔封陶瓷双列直插（j）、塑料双列直插 （p）和陶瓷片状载体（c）4 种封装形式。 引出端符号引出端符号 cp1 时钟输入端 cp0 时钟输出端 cp0 反相时钟输出端 q4q10，q12q14 计数器输出端 q14 第 14级计数器反相输出端 vdd 正电源 vss 地 逻辑符号：逻辑符号： 5 cd4060 引脚图引脚图 : 引出端排列（俯视引出端排列（俯视） 6 cd4060 内部结构图内部结构图: 功能表：功能表： 7 逻辑图：逻辑图： cd4060 秒脉冲发生器电路秒脉冲发生器电路 脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振 荡器发出的脉冲经过整形、分频获得 1hz 的秒脉冲。如晶振为 32768 hz，通过 15 次二分频后可 获得 1hz 的脉冲输出，电路图如图 3 所示。 图 3 8 3.2 计时电路计时电路 时间计数电路有时计数、分计数、秒计数几部分构成。其中由 1 个二十四进制电路、2 个六十 进制电路组成秒个位和秒十位计数器、分个位和分十位计数器为 60 进制计数器，而小时计数为 24 进制计数器，其输出均为两位 8421bcd 码形式。 一般采用 10 进制计数器 cd4510 通过反馈法来构成各进制计数器以便实现各时间计数单元的计 数功能，并且每一计数器均有一个异步清零端和置数端（高电平有效） 。 下面将分别介绍各部分计数器的使用。 3.2.13.2.1 分，秒计时电路的设计分，秒计时电路的设计 秒个位计数单元为进制计数器，无需进制转换，在正常加计数工作状态下，只需将进位 输入信号端 ci、反馈清零端 cr、反馈置数端 ld 接地，数据输入端 d0、d1、d2、d3 接地， u/d 端接电源，而进位信号输出端 co 可作下一个的信号输入与秒十位的 ck 端相连。 秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为进制计数器的 电路连接方法采用反馈清零法，将 q2、q4 通过与门相连作为反馈清零信号连到 cr 端，其中 co 端可作为向上的进位信号与分个位的计数单元的k 相连。 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位 计数单元的 co 端作为向上的进位信号应与分十位计数单元的k 相连，分十位计数单元的 co 作 为向上的进位信号应与时个位计数单元的k 相连。 3.2.2 小时计时电路的设计小时计时电路的设计 时个位计数单元电路结构仍与秒（或分）个位计数单元相同，但是要求，整个时计数单元应 为 24 进制计数器，而不是的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行 24 进制转换，再利用片与门 74ls08 实现 24 进制计数的功能。 3.2.33.2.3 关键器件关键器件 cd4510cd4510 的介绍的介绍 十进制同步加十进制同步加/减计数器减计数器 cd4510 简要说明简要说明 cd4510 为可预置bcd 可逆计数器，该器件主要由四位具有同步时钟的d 型触发器（具有选通结 9 构，提供t 型触发器功能）构成。具有可预置数、加减计数器和多片级联使用等功能。cd4510 具 有复位cr，置数控制ld、并行数据d0d3、加减控制u/ d 、时钟 cp 和进位ci 等输入。cr 为高 电平时，计数器清零。当ld 为高电平时，d0d3 上的数据置入计数器中，ci 控制计数器的计数 操作，ci 0 时，允许计数。此时，若u/ d为高电平，在cp 时钟上升沿计数器加1 计数；反之， 在cp 时钟上升沿减1 计数。除了四个 q 输出外，还有一个进位/错位输出co/ bo。cd4510 提供 了16 引线多层陶瓷双列直插（d）、熔封陶瓷双列直插（j）、塑料双列直插（p）和陶瓷片状载 体（c）4 种封装形式。 引出端功能符号引出端功能符号 ci 进位输入端 ld 数据置入控制端 co/ bo进位/错位输出端q0q3 计数器输出端 cp 时钟输入端 u/ d 加/减计数控制端 cr 清除端 vdd 正电源 d0d3 并行数据输入 vss 地 逻辑符号逻辑符号 引出端排列（俯视）引出端排列（俯视） 10 功能表功能表 11 cd4510cd4510 引脚功能图引脚功能图 有进位输入端 ci 及进位输出端 co。以供做串联使用。其功能如下： ci：进位输入端，当其为 1，则 clock 输入都无效，只有在 ci=0 时，clock 的正缘触发才能使 计数器计数。 co：进位输出端，平常输出都保持在 1，只有在上数计数到 9，或下数计数到 0 时才会变为 0 输 出，以作为进位或借位之准备，直到下一个时序信号的正缘输入后才转为 1。因此做计数器串联 时，需将个位数 ci 接地，而将其 co 接到十位数计数的 ci 中。 具体如图 4 所示 图 4.cd4510 串联方式电路图 3.3 显示译码电路显示译码电路 3.3.1 显示译码电路的设计显示译码电路的设计 计数器实现了对时间的累计以 8421bcd 码形式输出，选用显示译码电路将计数器的输出数 12 码转换为数码显示器件所需的输出逻辑和一定的电流，选用 cd4511 作为显示译码电路，选用 led 数码管作为显示单元电路。由 cd4511 把输进来的二进制信号翻译成十进制数字，再由数码 管显示出来。这里的 led 数码管是采用共阴极方法连接的。 3.3.23.3.2 关键器件关键器件 cd4511cd4511 和数码管的介绍和数码管的介绍 4 线七段所存译码器线七段所存译码器/驱动器驱动器 cd4511 简要说明简要说明 cd4511 是bcd7 段所存译码驱动器，在同一单 片结构上由cos/mos 逻辑器件和npn 双极型晶 体管构成。这些器件的组合，使cd4511 具有低静态 耗散和高抗干扰及源电流高达25ma 的性能。由此可 直接驱动led 及其它器件。lt 、bi 、le 输入端分 别检测显示、亮度调节、存储或选通一bcd 码等功能。当使用外部多路转换电路时，可多路转换 和显示几种不同的信号。cd4511 提供了16 引线多层陶瓷双列直插（d）、熔封陶瓷双列直插 （j）、塑料双列直插（p）和陶瓷片状载体（c）4 种封装形式。 各端子功能如下：各端子功能如下： bi-4 脚是消隐输入控制端，当 bi=0 时，不管其它输入端状态如何，七段数码管均处于熄灭 （消隐）状态，不显示数字。 lt-3 脚是测试输入端，当 bi=1，lt=0 时，译码输出全为 1，不管输入 dcba 状态如何，七段 均发亮，显示“8”。它主要用来检测数码管是否损坏。 le-5 脚是锁定控制端，当 le=0 时，允许译码输出。 le=1 时译码器是锁定保持状态，译码器输 出被保持在 le=0 时的数值。 a1、a2、a3、a4、为 8421bcd 码输入端。 a、b、c、d、e、f、g：为译码输出端，输出为高电平 1 有效。 cd4511的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可工作。 13 功能表功能表 14 选用共阴极数码管，对于 cd4511 ，它与数码管的基本连接方式如下图 ： 图 5 3.4 校时电路校时电路 当重新接通电源或走时出现差错时都需要对时间进行校正。通常，校正的方法是：首先截断正常 的计数器通路，然后再进行人工触发计数器或将频率较高的方波信号加到需要校正的计数单元的 输入端，校正好后，再转入正常计数状态即可。 3.4.1 校时的电路的详细设计校时的电路的详细设计 数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用 正常计时信号与校正信号可以随时切换的电路接入其中。即为用 coms 与或非门实现的时或分校 时电路，in1 端与低位的进位信号相连；in2 端与校正信号相连，校正信号可直接取自分频器产生 的 1hz或 2hz（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向上 时，因为校正信号和 0 相与的输出为 0，而开关的另一端接高电平，正常输入信号可以顺利通过 与或门，故校时电路处于正常计时状态；当开关打向下时，情况正好与上述相反，这时校时电路 处于校时状态。 这里的校时电路由两个与非门 74ls00 与电阻构成基本 rs 触发器，有分校正和时校正两部 分，具体电路如下图所示： 15 图 6 3.4.23.4.2 关键器件关键器件 rsrs 触发器的详细介绍触发器的详细介绍 基本 rs 触发器的电路结构和工作原理： 把两个与非门 g1、g2 的输入、输出端交叉连接，通过反馈组成对称的双稳态电路即为基本 rs 触发器，它有 r,s 两个输入端和正反两个输出端，为输入低电平有效。其逻辑功能表分别如下图 所示： 逻辑功能表 rsq 1 01 010 11不变 00不定 实际使用时，因为电路开关存在抖动问题，所以一般会接一个 rs 触发器构成开关消抖动电 路，所以整个较时电路就如图 7 为： 16 图 7 带有消抖电路的校正电路 3.5 整点报时电整点报时电路路 一般时钟应具备整点报时电路功能，即在时间出现整点前数秒内数字钟会自动报时，以示 提醒。其作用方式是发出连续虚的或有节奏的音频声波，较复杂的也可以是实时语音提示。 本实验要求电路应在整点前 10 秒钟内开始整点报时，即当时间在 59 分 50 秒到 59 分 59 秒期间时，发出报时电路报时控制信号。 当时间在 59 分 50 秒到 59 分 59 秒期间时，分十位、分个位和秒十位均保持不变，分别 为 5、9 和 5，因此可将分计数器十位的 q和 q 、个位的 q和 q及秒计数器十位的 q和 q 相与，从而产生报时控制信号。 报时电路可选两个与门 74ls08 来构成，选蜂鸣器为电声器件。 17 4 4 设计过程说明设计过程说明 理论设计理论设计 (1)各功能块电路图各功能块电路图 晶体振荡分频电路 时间计数及译码显示电路 校正电路 整点报时电路 （2）总接线元件布局）总接线元件布局 整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。 其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信 号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的， 而校正电路也是一个独立的电路。电路的信号输入由晶振电路产生，并输入各电路。 （3）电路原理总图）电路原理总图 在原有的简图的基础上，按实际布局画了这张按实际芯片布局的接线图，详见附图 1 （4）pcb 图的设计和生成图的设计和生成 实践设计实践设计 （1）印刷板制作工艺流程：）印刷板制作工艺流程：打印 18 转印 腐蚀 打孔 上松香水 附注：附注： (1)松香水的作用是防氧化，助焊及增加焊点的光亮度等；松香溶液是用松香粉末与酒精按一定比 例配制面成，其浓度应适中，以用感有一定粘性即可。 (2)三氯化铁溶液对人体皮肤不会有不良影响，但三氯化若搞到衣服上或地面上，寻是难以洗掉的， 所以使用时一定要特别小心。 （2 2）焊接及器件安装：）焊接及器件安装： （3）调试：）调试： 选择恰当的仪器和仪表，对电路板进行检查，并能发现和解决存在的问题及电路故障。在调 试过程中遇到的具体问题及解决方法： 在刚接通电源后，发现存在短路现象，经检查为开关的接触问题，调试后数字钟可正常显示 数字钟在开始计时工作时，它的输入信号不是正常的 1hz 秒脉冲信号，检查后发现为 cd4060 接触问题，经调试后数字钟可以获得正常的 1hz 秒脉冲信号，这样便可以开始计时工作。 其他调试结果除去不能实现理想的整点报时功能外一切正常，其原因是在报时电路中选则了 不恰当的元器件而并非电路自身原因。 5 5