课程设计---时间倒计时显示牌设计.docVIP

数字系统综合实验数字系统综合实验 课程设计（论文）课程设计（论文） 题目：题目： 时间倒计时显示牌设计时间倒计时显示牌设计 院（系）：院（系）： 电子与信息工程学院电子与信息工程学院 专业班级：专业班级： 通信通信 091091 学学 号：号： 090405031090405031 课程设计（论文）任务及评语课程设计（论文）任务及评语 院（系）：电子与信息工程学院 教研室：通信工程 学 号 学生姓名张晓妲专业班级通信 091 班 课程设计 （论 文） 题 目 时间倒计时显示牌设计 课程设计（论文）任务 设计时间倒计时显示牌，能够手动调整起始显示时间，最大倒计时时间 60 分钟，每秒更新显示，并用 max+plus验证设计的正确性。 设计要求： 1熟练掌握组合逻辑电路的设计思路和方法； 2熟练掌握 max+plus原理图输入方法； 3熟练掌握 max+plus仿真方法并对设计进行仿真验证，直至得出正确 的设计方案； 4熟练掌握 max+plus编程下载方法并利用 eda 实验箱验证设计的正确 性； 5熟练掌握计数器的设计方法。 报告要求： 1能够对原理及设计方案进行适当的说明； 2按照给定的模板要求完成设计报告。 指导教师评语及成绩 平时成绩（20%）： 论文成绩（50%）： 答辩成绩（30%）： 总成绩 ： 指导教师签字： 学生签字： 年 月 日 目录 第 1 章 引言 1 第 2 章 总体设计思路 1 第 3 章 详细设计 2 3.1 要求.2 3.2 秒显示电路图.3 3.3 分显示电路图.4 3.4 60 分钟倒计时模块电路设计： .5 3.5 60 分钟倒计时总电路图如下 6 3.6 仿真波形.6 3.7 电路实物图.7 第 4 章 总结 8 参考文献 9 1 本文针对简易数字倒计时器的设计要求，提出了总体设计方案，详细设计过程，主 要运用了 74168 的减法计数功能，一个模块一个模块地完成设计，最后组装电路，管脚 锁定，并调试成功。 设计过程采用系统设计的方法，先分析任务书，明确任务的要求，然后进行总体设 计，划分系统模块，然后进行详细的设计，决定各个功能系统模块中的内部电路，然后 进行波形模拟。 四进制计数器控制哪个数码管工作以及工作频率，当60分钟倒计时计时完毕，即分的 显示和秒的显示都为0时，计时模块停止工作。 要想实现 60 分钟倒计时功能。就需要将控制秒循环的 60 进制减法计数器和控制 分递减的 60 进制减法计数器相连接，每个计数器都由两片加减计数器 74168 构成，低位 计数器每循环一次给高位信号一个借位信号，高位计数器依此开始工作，两者共同构成 60 分钟倒计时模块 第 1 章 引言 所谓数字倒计时器，就是运用电子技术基础理论的原理，将现有的减法计数器通过恰 当的方式级联起来，在脉冲信号的作用下，完成倒计时的功能。 设计过程采用系统设计的方法，先分析任务书，明确任务的要求，然后进行总体设计， 划分系统模块，然后进行详细的设计，决定各个功能系统模块中的内部电路，然后进行 波形模拟，如果所得波形与所要求的结果形同，证明电路基本上符合实验要求，就可以 上箱测试了。 第 2 章 总体设计思路 因为为时钟倒计时，所以需要将1hz 的脉冲信号给60分钟倒计时模块，控制端控制倒 计时模块的启动和暂停，当控制端电位为高电平时，倒计时模块开始工作，当控制端电 2 位为地点平时，倒计时模块停止工作。计时信号通过译码模块译码后再由实验箱上的数 码管显示出来。四进制计数器控制哪个数码管工作以及工作频率，当60分钟倒计时计时 完毕，即分的显示和秒的显示都为0时，计时模块停止工作。 要想实现60分钟倒计时功能。就需要将控制秒循环的60进制减法计数器和控制分递 减的60进制减法计数器相连接，每个计数器都由两片加减计数器74168构成，低位计数器 每循环一次给高位信号一个借位信号，高位计数器依此开始工作，两者共同构成60分钟 倒计时模块。此外，实际电路还需要74153和7448都能模块这些在连接电路时都不需要自 己连接，因此电路中省略掉了。 第 3 章 详细设计 3.1 要求 本课程设计的题目要求是设计一个60分钟倒计时，最终目的是用数码管显示时间，从 59：59倒记时到00：00停止，有手动功能。 看到题目要求，我们首先想到用现成的具有倒记时功能的减法计数器通过级联的方式 来实现 这一功能，我们可以选择同步十进制加/减计数器74168 3 图 3.1 74168 结构 74168 真值表： 表 3.2 真值表 inputsoutput ldnentnenpnu/dnclkd3d2d1d0q3q2q1q0tcn lxxxhd3.0d3.0 hhxxxxxxxq30qo0 hxhxxxxxxq30qo0 hllhhxxxxcount up hlllhxxxxcount down 通观察74168的真值表发现，ldn 端为低电平时该计数器强行置数，ldn 端为高平时， 并且 entn 与 enpn 同时为低电平，u/dn 为高电平时器件开始加法计数，在此条件下 u/dn 为低电平时开始减法计数。 用低位器件的借位端控制高位的开始计数是这一课程设计的主要思路。74168实现自 减功能是从9计到0时再进行下一轮计数，即从1001减至0000停止。 3.2 秒显示电路图 作为秒计时的60进制减法计数器的电路设计 59 秒的电路计时如下图： 4 图 3.3 59 秒电路计时 如上电路图所示，当控制端为低电平时，计数器置数，左边高电位输出为 5 右边低 电位输出为 9，当控制端为高电平时，计数器开始做计数工作，低电位从 9 递减到 0，即 输出为 0000 时，给高电位一个借位信号，用一个四输入的或门实现这一功能，只有当输 入全为零时或门的输出端才为全零，74168 的使能端为低电平有效，此时高位信号进行一 次减法计数工作。如此反复，实现 60 进制减法计数器的功能。 3.3 分显示电路图 作为分显示的60制减法计数器的电路设计 如下电路图所示，此60制减法分计数器的工作原理与60进制减法秒计数器的工作原理 相同。 5 图 3.4 59 秒电路计时 3.4 60 分钟倒计时模块电路设计： 将60进制减法分计数器与60制减法秒计数器进行恰当合理的级联，就构成了60分 钟倒计时计数器模块，如下图所示。计数工作的原理前面已经讲过，下面主要分析一下 它的手动功能。由74168的工作特性我们知道，当 ent 或 enp 其中的一个为高电平时，计 数器就会开始它的保持功能。要想让它在结束了60分钟的计数后让它停止计数工作，那 么我们就得想办法去控制它的 ent 或 enp 端在结束了60分钟计数后就保持在高电平。 用它们四片输出都为0的状态信号作为输入控制信号，由一片或非门将输入信号转变 为高电平，再将高电平接到四片74168的 enp 端，这样，当计数器进行完60分钟倒计时工 作后就自然而然地保持在了0000的状态而不再计数。 6 60分钟倒计时计数器的暂停设计思路是，将输入的脉冲信号和一个开关 a 用一个与门 相连接，这样当开关给定的是高电平时，计数器工作，当开关给定低电平时，将使其停 止计数，并使其保持在当前的数值上。当给 en 端输入低电平时，计数器停止计数，并且 将自动回到计数器的最初状态即59:59状态。 3.5 60 分钟倒计时总电路图如下 图 3.5 总电路图 3.6 仿真波形 图 3.6 仿真波形 7 3.7 电路实物图 图 3.7 实物图 图 8 图 3.8 实物图 第 4 章 总结 本课程设计的题目要求是设计一个 60 分钟倒计时，最终目的是用数码管显示时间， 从 59：59 倒记时到 00：00 停止，有手动功能。 选用合适的芯片，经分析选用了74168芯片，通观察74168的真值表发现，ldn 端为低 电平时该计数器强行置数，ldn 端为高平时，并且 entn 与 enpn 同时为低电平，u/dn 为 高电平时器件开始加法计数，在此条件下 u/dn 为低电平时开始减法计数。 用低位器件的借位端控制高位的开始计数是这一课程设计的主要思路。74168 实现自 减功能是从 9 计到 0 时再进行下一轮计数，即从 1001 减至 0000 停止 在整个课程设计过程中，我熟练掌握 max+plus软件的使用方法及 eda 实验箱的使 用。应用了 74168 减法计数功能，列真值表，画卡诺图，分布设计。首先，利用 60 进制 减法计数先设计 60 秒倒计时，编译、执行、仿真、连接 eda 箱，得以验证。其次再设计 60 进制分减法计数，模仿 60 秒的设计，最后得出 60 分的减法计数。 总之，要完成实验应该有较好的理论基础，整个实验都是在理论的指导下完成的， 并且设计过程中使用了许多理论课上学的内容，如真值表、卡诺图等。本次设计把理论 应用到了实践中，同时通过设计，也加深了自己对理论知识的理解和掌握。 9 参考文献 1 阎石. 数字电子技术基础. 高