EDA与数字系统课程设计.docx

课 程 设 计 任 务 书课程名称eda与数字系统课程设计学生姓名学 号专业班级电气专业指导教师2011年 12月目录摘要2eda简介2eda概念2一、概述31.1实验目的与要求31.2实验预习31.3max+plus简介3二、用max+plus进行实验练习42.1与门电路42.2 3线-8线译码器设计52.3十进制加法计数器设计62.4用文本的形式设计一个六十进制加法计数器72.5动态扫描信号产生电路82.6在数码管上分别显示011的十二进制和059的六十进制计数器9三、实验设计数字式竞赛抢答器（4组）113.1设计要求113.2设计提示113.3第一部分第一抢答信号锁存器123.4第二部分3秒鸣笛计时器143.5第三部分答题计时电路模块143.6第四部分计分电路模块和扫描显示模块153.7第五部分抢答器19四、参考文献及相应资料204.1参考文献204.2资料收集20摘要 了解各种pld器件的基本结构，掌握max+plus2的使用方法，用图形输入法和verilog hdl完成规定的基本练习题，在此基础上完成一个数字系统设计题的设计、仿真、下载（fpga实现）。eda简介eda的概念 eda技术就是以计算机为工具，设计者在eda软件平台上，用硬件描述语言hdl完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作，eda是电子设计自动化（electronic design automation）的缩写，在20世纪90年代初从计算机辅助设计（cad）、计算机辅助制造（cam）、计算机辅助测试（cat）和计算机辅助工程（cae）的概念发展而来的。eda代表了当今电子设计技术的最新发展方向，它的基本特征是：设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（asic）实现，然后采用硬件描述语言（hdl）完成系统行为及设计，最后通过综合器和适配器生成最终的目标器件，这样的设计方法被称为高层次的电子设计方法。现在对eda的概念或范畴用的很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有eda的应用。目前eda技术已在各大公司、企事业单位和科研教学部门广泛应用。利用eda工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出ic版图或者pcb版图的整个过程在计算机上自动处理完成。现在对eda的概念或范畴用的很广。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有eda的应用。目前eda技术已在各大公司、企事业单位和科研教学部门广泛应用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到eda技术。一、概述1.1目的与要求本实验课程的目的，旨在通过上机实验，是学生加深理解ed技术的基本方法，帮助和培养学生建立利用原理图和硬件描述语言进行电路设计的基本方法和利用eda工具软件（max+plus）设计简单数字电子系统的能力，为以后从事有关数字电子系统方面的设计和研究开发工作打下基础。1.2实验预习每次实验之前，应仔细预习，阅读实验指导书的相关内容，明确实验目的和内容；明确实验原理及步骤；复习数字电子技术基础；预习仪器设备的使用方法、操作规程及1.3max+plus简介max+plus（multiple array matrix and programmable logic user system）是一个完全集成化、易学易用的可编程逻辑设环境，他可以在多种平台上使用，其图形界面丰富，加上完整的、可以即时访问的在线文档，使设计人员可以轻松地掌握软件的使用。 其特点主要是：界面开放；与结构无关；丰富的设计库；模块化工具；硬件描述语言。二、用max+plus进行实验练习2.1与门电路：1 在max+plus工具软件中已经有相应的元器件，在设计时直接调用所需元件，实现电路设计。原理图如下：在进入设计之前，需要先建立一个文件家为用户存放设计文件用，即用户库。用户库的名称用英文字母或数字表示。在max+plus界面启动fileproject name菜单，输入设计文件的名称；点击assigndevice菜单，选择epf10k10lc84-4；启动filenew菜单，新建一个文件；在空白处双击鼠标左键，在弹出的界面symbol name中输入元器件名，如and2、input、output，确定即可，若安放相同元器件，只要按住ctrl键，同时用鼠标拖动该器件，然后在器件之间连线；讲pin_name改为a，b和y；保存原理图，将文件存入用户库、文件名为ex11.gdf；启动compiler菜单，若电路编译无错，则通过，并生成.sof和.pof文件,以备硬件下载或编程用,同时生成.rpt文件。然后在file/new菜单下选择waveform editor file.scf，进行波形编辑窗口进行编辑，对输入节点的波形进行编辑，并保存文件.scf如下图；点击simulator菜单,单击开始,进入模拟仿真；启动floorplan editor菜单进行管脚分配,分配结束后,再进行编译；启动programmer菜单，点击configure完成下载，即可在硬件上进行验证实验。22 3线-8线译码器设计 调用相应元器件，实现该电路的设计，原理图如下： 在原理图中用到and3、not、input、output，三个输入端命名为a、b、c，八个输出端命名为y0y7，完成原理图的编辑后，将文件命名为ex12.gdf，并保存在用户库中，然后进行编译 在波形编译方式下，编辑ex12.gdf的波形文件，在输入端a、b、c输入信号并保存为ex12.scf，保存后执行时序模拟仿真即单机“simulator”，然后开始仿真，可通过观察仿真波形进行设计电路的功能验证，波形图如下：在floorplan editor菜单下进行手动管脚分配，管脚分配结束后，再进行编译，然后在programmer菜单下装载软件即单击configure，在硬件上即可验证原理图是否正确2.3十进制加法计数器的设计 调用相应元器件，实现十进制加法计数器的设计，原理图如图： 工作原理：74161的ldn、ent、enp、clrn均为高电平时，clk1每来一个脉冲计数加1，预置数为0，当加到9时通过与非门给ldn一个低电平，则输出回到预置数即0，从而完成了十进制加法计数。该原理图需调用74161，用到input、output、vcc、gnd、nand2，两个输入端分别为reset、clk1，输出为q0、q1、q2、q3，编辑完成后，文件命名为ex13.gdf，并保存在用户库中，然后进行编译在波形编译方式下，编辑ex13.gdf的波形文件，在输入端reset、clk1输入信号并保存为ex13.scf，保存后执行时序模拟仿真即单机“simulator”，然后开始仿真，可通过观察仿真波形进行设计电路的功能验证，波形图如下：在floorplan editor菜单下进行手动管脚分配，管脚分配结束后，再进行编译，然后在programmer菜单下装载软件即单击configure，在硬件上即可验证原理图是否正确2.4用文本的形式设计一个六十进制加法计数器新建一个text editor files编写程序，如下图： 编写程序完成后，将其保存为.v的形式在用户库中，此文件名为jsq60.v，然后生成.gdf形式的文件，这样就可以在新建的.gdf文件中调用,并连接成电路图实现六十进制加法计数,即可进行软件和硬件实验验证其结果。2.5动态扫描信号产生电路 调用相应元器件，实现使8个数码管依次同时显示0,1,2，a,b,c,e,f。原理图如图：工作原理：上面的74161构成三位二进制加法计数器，其输出qc、qb、qa送至上面设计的3线-8线译码器，在时钟脉冲的作用下，ms1ms8依次产生“1”信号，连接到8个数码管的片选端，即依次选中8个数码管。当clk足够快时看到的将是8个数码管同时被选中。下面一片74161是十六进制加法器，led是字形显示模块，由hdl文件产生，在clk1作用下，d3.0从0,1, ，f变化时，由led模块输出的字段驱动电平使8个数码管显示正确字形。同以上实验步骤连接原理图，并进行时序模拟仿真以及装载硬件进行实验验证。仿真波形图如下： 2.6在数码管上分别显示011的十二进制和059的六十进制计数器六十进制和十二进制计数器可以自己设计并调用，下图为实现电路图： 工作原理：d0，d1，,d7为8个数码管的bcd码输入端数据，ms1有效时，d0的数据送ms1显示；ms2有效时，d1的数据送ms2显示；ms8有效时，d7的数据送ms8显示。8组数据可以不全部都有，在该电路中十二进制数的低四位送d0,高四位送d1,六十进制低四位送d2，高四位送d3，其余为空。同以上实验步骤连接原理图，并进行时序模拟仿真以及装载到硬件进行实验验证。仿真波形图如图:三、实验设计数字式竞赛抢答器（4组） 3.1设计要求：设计一个可容纳四组参赛的数字式抢答器，每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；设置一个主持人“复位”按钮，主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，用指示灯显示抢答组别，扬声器发出几秒音响。设置犯规电路，对提前抢答和超时答题的组别鸣笛示警，并由组别显示电路显示出犯规组别。设置一个计分电路，每组开始预置十分，由主持人计分，答对一次加1分，答错一次减1分。3.2设计提示：此设计可分为第一信号鉴别、锁存功能、答题计时电路模块、计分电路模块和扫描显示模块四部分。第一信号鉴别锁存模块的关键是准确判断出第一抢答者并将其锁存，在得到第一信号后，讲输入端封锁，使其他组的抢答信号无效，可以用触发器或锁存器实现。设置抢答按钮4个，主持人复位信号reset，扬声器驱动信号out。reset=0时，第一信号鉴别、锁存电路、答题计时电路复位，在此状态下，若有抢答按钮按下，鸣笛示警并显示犯规组别；reset=1时，开始抢答，由第一信号鉴别锁存电路形成第一抢答信号，进行组别显示，控制扬声器发出声音，并启动答题计时电路，若计时时间到，主持人复位信号还没按下，则由扬声器发出犯规示警声。计分电路是一个相对独立的模块，采用十进制加/减数器、数码管数码扫描显示，设置复位信号reset1、加分信号up、减分信号down，reset1=0时，所有得分回到起始分（10），且加分、减分信号无效；reset1=1时，由第一信号鉴别、锁存电路的输出信号选择进行加减分的组别，每按一次up，第一抢答组加一分；每按一次down，第一抢答组减一分。3.3第一部分第一抢答信号锁存器工作原理图： 工作原理：当reset=1时，开始抢答，当其中一组首先抢答时经过与门把高电平送d触发器，此时d触发器已经由reset送来高电平即clk有脉冲信号把高电平送q端进行组别显示，而另一输出端则为低电平通过and5送电平给clk锁住输入端，使其他组抢答信号被锁存；reset=0时，经过not给clk一高电平，而抢答组不能输入到d,即为低电平，送至q，完成复位。若有犯规抢答，则通过最上面的与门输出高电平，鸣笛示警并显示组别。 连接原理图，并进行时序模拟仿真以及装载到硬件进行实验验证。3.4第二部分3秒鸣笛计时器工作原理：当主持人复位后还没有人开始抢答时，即抢答锁存器输出口均为低电平时，74192的ldn端口输入低电平，计数器不计数，qa、qb端口输出为低电平，扬声器输出低电平即扬声器不响。若有人开始抢答，则ldn=1，给clk1=1hz的脉冲计数器开始工作，下面计数器的输出给上面计数器一个计数脉冲，开始计数。其中，ldn变为高电平的瞬间，sp为高电平，扬声器开始鸣笛。当后上面计数器第二次收到计数脉冲时，qb输出端变为高电平，sp则变为低电平，鸣笛结束。时间在3秒左右。此时qa输出端口为低电平，第一个计数器的clr端口输入仍为低电平，脉冲继续有效，当第二个计数器再次接收到脉冲时，qa变为高电平，则第一个计数器的clr端口变为高电平，计数器停止工作。主持人按下复位按钮，o1、o2、o3、o4四个输入端均变为低电平，两个计数器被清零，等待下次鸣计数器计时。连接原理图，并进行时序模拟仿真以及装载到硬件进行实验验证。3.5第三部分答题计时电路模块工作原理图：工作原理：当reset=1时，开始抢答，三个十进制计数器级联，在第一个计数器由9跳变到0时第二个计数器会得到一个上升沿，计数加一，即为十位数加一。第二个计数器输出由9跳到0时第三个计数器会得到一个上升沿，计数加一，即百位加一。clk1=1hz，当计数器计数为180时，扬声器鸣笛警示超时答题。当计数为183时，输出高电平，clr端口输入高电平时第一个计数器清零，则sp也变为低电平，扬声器停止鸣笛。主持人按下清零按钮时,reset=0时，第二、三计数器被置为0，clr变成低电平，第一个计数器也被置0，在reset=1时，重新开始三分钟计数。连接原理图，并进行时序模拟仿真以及装载到硬件进行实验验证。3.6第四部分计分电路模块和扫描显示模块单个计分器工作原理：当reset1=0时，两个计数器的ldn=0，clr=0，计数器置数为10，即初始分数为10分。其中c1为第一抢答信号；reset1=1时，可进行加减分数。c1=0，则不能进行加减分数。当c1=1时，相应的组别抢答成功。当按add时有一个脉冲，up端口得到一个脉冲，使得第一个计数器加一。减分原理相同。第二个计数器：第一个计数器的输出为9时，再按add给第二个计数器一个脉冲。减一原理相同，即有min脉冲的时候才会减一。其中cl3.0、ch3.0输出的既是一个计数器的高低位，组合起来便是对应组别的分数。连接原理图，并进行时序模拟仿真以及装载到硬