数字电子技术电子钟课程设计.docx

1.1、数字钟电路系统的组成框架经过分析其原理方框图如图 11所示。采用计数器，译码器，七段led显示器，脉冲信号发生器等器件完成。 时显示分显示时译码分译码时计时分计时秒计时校准电路振荡器分频器主体电路图 1-3电子数字钟原理框图1.2、设计方案及其原理分析：数字钟原理框图如图1-3所示。该系统工作的原理是：振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。秒计数器计满60秒后向分计数器进位，分计数器计满60秒后向小时计数器进位，小时计数器按照24小时为周期计数。计数器进位输出经译码器送入显示器。计时出现误差时可以用校时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。该系统由秒信号发生器、走时电路、校时电路等部分组成。1、秒信号发生器的设计秒信准确的号发生器可使用晶体发生准确的脉冲信号，再经分频器输出标准的频率为1hz秒脉冲；或使用lm555构成多谐振荡器，调整电阻可改变频率，使之产生秒信号。2、走时电路的设计走时电路包括：秒计时器、分计时器、时计时器，每一部分都是用两片74ls161计数器级联构成。其中秒与分计数器为十进制与六进制计数器级联构成，时计时器由三进制与十进制级联构成。下图为秒、分计数器的设计原理图。时计数器需要个位为十进制、十位只要计到2即可，不过需要24小时清零电路。电路示意图如下图所示。当个位为“4”，同时十位为“2”时，时计数器立即清零，由“0”开始重新计数。3、校时电路的设计当数字钟接通电源或者计时出现误差时，需要校正时间（或称校时）。校时是数字钟应具备的基本功能，一般电子手表都具有时、分、秒等功能。为使电路简单，这里只进行分和小时的校时。对校时电路的要求是，在小时校正时不影响分和秒的政党计数；在分校正时不影响秒和小时的政党计数。校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1hz的校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。图5.5.4为校“时”、校“分”电路。其中s1为校“分”用的控制开关，s2为校“时”用的控制开关，它们的控制功能如表5.5.1所示。校时脉冲采用分频器输出的1hz脉冲，当s1或s2分别为“0”时可进行“快校时”。如果校时脉冲由单次脉冲产生器（见第二章第四、五节）提供，则可以进行“慢校时”。需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关s1或s2为“0”或“1”时，可能会产生抖动，接电容c1、c2可以缓解抖动。必要时还应将其改为去抖动开关电路。4.总电路图 1、4位二进制同步加法计数器74ls1612、集成显示译码器74ls48的逻辑功能：7集成显示译码器74ls48的功能示意图如右图所示，他的输入为4位二进制代码abcd,他的输出为7位高、低电平有效信号abcdefg,分别驱动7段显示器的7个发光段，输出abcdefg低电平有效，且位集电极开路门输出；lt、rbi、birbo为附加的功能扩展输入、输出端，用以扩展电路功能。当附加的功能扩展端无效时，74ls47完成基本的显示功能，下面介绍附加控制段的功能和用法。（1）正常译码显示。lt=1，bi/rbo=1时，对输入为十进制数l15的二进制码（00011111）进行译码，产生对应的七段显示码。（2）灭零。当lt=1，而输入为0的二进制码0000时，只有当rbi =1时，才产生0的七段显示码,如果此时输入rbi =0 ，则译码器的ag输出全0，使显示器全灭；所以rbi称为灭零输入端。（3）试灯。当lt=0时，无论输入怎样，ag输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 lt称为试灯输入端。（4）特殊控制端bi/rbo。bi/rbo可以作输入端，也可以作输出端。 作输入使用时，如果bi=0时，不管其他输入端为何值，ag均输出0，显示器全灭。因此bi称为灭灯输入端。作输出端使用时，受控于rbi。当rbi=0，输入为0的二进制码0000时，rbo=0，用以指示该片正处于灭零状态。所以，rbo 又称为灭零输出端。将bi/rbo和rbi配合使用，可以实现多位数显示时的“无效0消隐”功能。锁存：当使能端时，计数器禁止计数，为锁存状态。计数：当使能端epet1时，为计数状态。3、七段显示译码管74ls48（图1-7）图1-6在数字系统中，经常要用到字符显示器。目前，常用字符显示器有发光二极管led字符显示器和液态晶体lcd字符显示器。4、数码管abcdefgabg公共电极abg公共电极将七个发光二极管封装在一起，每个发光二极管做成字符的一个段，就是所谓的7段led字符显示器。根据内部连接的不同，led显示器有共阴和共阳之分，共阴led显示器适用于高电平驱动，共阳led显示器适用于低电平驱动。由于集成电路的高电平输出电流