数字闹钟 课程设计.ppt

数字闹钟 主要内容 课设内容及要求 设计方案 电路设计与器件选择 整机电路 课设内容及要求 设计任务 设计并制作一个带有校时功能，可定时起闹的数字钟 设计指标 “时”、“分”十进制显示，“秒”使用分个位显示数码管上的 DP点闪烁显示 计时以24小时为周期 校时功能 预设时间启动闹钟，精确到小时 设计方案 系统组成： 秒信号发生器：由LM555构成多谐振荡器 走时电路：计数器和与非门组成 校时电路：秒信号调节 闹钟电路：跳线的方法 由计数器、译码器、组合逻辑电 路、单稳态电路组成 显示电路：译码器 数码管 完整的电路框图：见P178页图4-3-6 电路设计与器件选择-秒信号发生器 555定时器的工作原理 一、内部电路组成 内部电路组成: (1)分压器(3个R) (2)电压比较器 (A1、A2） (3)RS触发器 (4)反相器 (5)晶体管T + A1 + A2 R S Q Q TR CV TH RD T VCC UO 6 GND 5 4 3 2 1 7 8 D R R R 1端GND 地 2端TR 低电平触发输入 3端UO 输出 4端RD 直接清0 5端CV 电压控制，不用 时经0.01F电容 接地 6端TH 高电平触发输入 7端D 三极管集电极 8端VCC 电源(4.5V18V) 二、引脚功能 + A1 + A2 R S Q Q TR CV TH RD T VC C UO 6 GND 5 4 3 2 1 7 8 D R R R 由555定时器构成多谐振荡器 + A1 + A2 R S Q Q TR CO TH RD T VC C UO 6 GND 5 4 3 2 1 7 8 D R R R 84 5 6 2 7 3 1 555 +VCC uo R1 R2 C C1+ uC TR TH T截止 0.01F 多谐振荡器周期 84 5 6 2 7 3 1 555 +VCC uo R1 R2 C C1+ uC TR TH 周期: 占空比: T 提供秒脉冲 取 R1=1.5K,R2=2.4K C=220uF T1S 84 5 6 2 7 3 1 555 +VCC uo R1 R2 C C1+ uC TR TH 电路设计与器件选择-走时电路 计数器的分析 同步计数器：也称并行计数器。计数脉冲同时接于各位触发器的时 钟脉冲输入端，当计数脉冲到来时，各触发器同时被触发，应该翻转的触 发器是同时翻转的，没有各级延迟时间的积累问题。 异步计数器：也称串行计数器。各触发器的时钟不是来自同一个时 钟源。高位触发器的状态翻转必须在低一位触发器产生进位信号（加计数 ）或借位信号（减计数）之后才能实现。 同步清零：把清零信号和时钟信号与或者与非处理后输入到清零 端，同步清零可以保证状态在时钟的有效期内不会改变。 异步清零：清零信号直接输入到清零端。 同步置数：输入端获得置数信号后，只是为置数创造了条件，还需 要再输入一个计数脉冲CP，计数器才能将预置数置入。 异步置数：与时钟脉冲CP没有任何关系，只要异步置数控制端出现 置数信号，并行数据便立刻被置入。 74160 74161 74163 74191 74193 74190 型号 清零方式 计数模式 十进制加法 4位二进制加法 4位二进制加法 单时钟4位二进制可逆 双时钟4位二进制可逆 单时钟十进制可逆 同 步 CP同步方式 预置数方式 异 步 异步（低电平） 异步（低电平） 同步（低电平） 无 异步（高电平） 无 同步 同步 同步 异步 异步 异步 74293 74290 双时钟4位二进制加法 二-五-十进制加法 异步 异步 无 异步 几种集成计数器： 16151413121110 12345678 9 QA QD QD QCQBQA QBQC VCC ET ET EP EP CP A AB BC CD D RD LD RCO 串行进 位输出 允许 允许 GND 时钟清除 输出 数据输入 置入 74LS160 74LS 160 管脚图 同步十进制计数器 74LS160 ET EP RD LD RCO CP ABCD QAQBQCQD 时钟脉冲 （上升沿有效） 异步清零端（低电平有效） 同步预置数控制端 （低电平有效） 数据输入端 输出端 计数（使能）控制端 （高电平有效） 进位输出端 0 1 1 1 1 计 数 0 X 1 1 X 保持 X 0 1 1 X 保持 ( RCO=0 ) X X 0 1 并 行 输 入 74LS160功能表 X X X 0 X 清 零 EP ET LD RD CP 功 能 ET EP RCO A B C D QBQCQDQA LD RD 74LS160 74LS160功能： 例. 用一片74LS160构成六进制计数器。 QD QC QB QA 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 六个 稳态 清零 1、复位法 0 1 1 0 +5V ET EP RC A B C D QBQCQDQA LD CLR 74LS160 CP (b) 管脚图 74LS138译码器3-8译码 输 入 输 出 E1 A2 A1 A0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 表3.8 74LS138译码器功能表 图 3.13 74LS42 二 十进制译码器 (a) 符号图; （b） 管脚图 74LS424线-10线译码器 输 入 输 出 A3 A2 A1 A0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 11 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 表3.9 74LS42二-十进制译码器功能表 单稳态触发器: 输出端只有一个稳定状态, 另一 个状态则是暂稳态。加入触发信号后，它可以由 稳定状态转入暂稳态，经过一定时间以后，它又 会自动返回原来的稳定状态。 稳定状态稳定状态 暂稳态 由外部触发后，由稳 定状态变为暂稳态 经延时电路延时后， 又自动返回稳定状态 集成单稳态触发器74LS123 74LS123 内部包括两个独立的单稳态电路。单稳 输出脉冲的宽度，主要由外接的定时电阻( RT )和定 时电容( CT )决定。单稳的翻转时刻决定于 A、B、 CLR 三个输入信号。 A B Q Q CLR RT/CTCT A B Q Q CLR RT/CTCT 12 触发 74LS123功能表 A B Q Q CLR RT/CTCT +5V 清0 CLRABQQ说明 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 稳态 稳态 触发 触发时：Q端得到正脉冲 Q端得到负脉冲 A B Q Q CLR RT/CTCT +5V A B Q Q CLR RT/CTCT +5V “1” TW = 0.28 RT CT （1+0.7K/RT） 取RT=51K，CT=220uF RTCTCTRT TW 3.18 S 蜂 设计方案-显示电路 共阴极七段数码管 共阴数码管驱动器 （a） 管脚排列图; (b) 共阴极接线图; (c) 共阳级接线图 300 2） 集成电路74LS48 如图3.16为显示译码器74LS48的管脚排列图，表3.10所 示为74LS48的逻辑功能表，它有三个辅助控制端 、 。 七段数字显示器发光段组合图 图 3.16 74LS48 的管脚排列图 数字 输 入 输 出字 型 十进 制 A3 A2 A1 A0A b c d e f g 0 1 2 3 4 5 6 7 8 9 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 0 0 1 1 1 0 1 1 0 0 1 1 1 1 1 0 1 1 表 3.10 74LS48显示译码器的功能表 数字 输 入 输 出字 型 十进 制 A3 A2 A1 A0A b c d e f g 灭 灯 灭 零 试 灯 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 1 1 1 1 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 1 0 0 1 1 1 0 0 0 1 1 1 1 1 1 0 0 0 1 A0A3 : BCD码输入端； YaYg : 七段显示码输出端。 : 灯测试端，低电平有效。检查笔 段是否正常发光。LT : 灭0输入端，低电平有效。RBI : 灭灯输入 / 灭0输出端，低电平有效。BI / RBO 共阴极数码管引脚图 300 秒信号显示 1K 555 3 V0 面包板使用 电源区 虚框内25 孔连接 元器件区 虚框内5 孔连接 +12V GND -12V 信号源 +12V GND 5孔铜孤 岛 面包板结构示意图 面包板布线原则 连接点越少越好。每增加一个连接点，实际上就人为地增加了故障 概率。面包板孔内不通，导线松动，导线内部断裂等都是常见故障 。 尽量避免立交桥。所谓的“立交桥”就是元器件或者导线骑跨在别 的元器件或者导线上。