清华大学数电3门电路.ppt

VCC 0V 第三章 门 电 路 第一节 概述 门电路：实现基本逻辑运算和复合逻辑运算的单元电路。 门电路的两种输入，输出电平：高电平、低电平。它们分别对应 逻辑电路的1,0状态。 正逻辑：1代表高电平；0代表低电平。 负逻辑：0代表 高电平；1代表 低电平。 VCC 0V 高电平 低电平1 根据制造工艺不同可分为单极型和双极型两大类。 门电路中晶体管均工作在开关状态。 其中包括介绍晶体管和场效应管的开关特性。 本章介绍两类门电路。 要点：各种门电路的工作原理，只要求一般掌握； 而各种门电路的外部特性和应用是要求重点。 当代门电路（所有数字电路）均已集成化。 【题3.12】，【题3.16】 ，【题3.18】， 【题3.19】，【题3.20】，【题3.29】 2 第二节 半导体二极管门电路 一、二极管的开关特性 1.开关电路举例 2.静态特性 伏安特性 等效电路 在数字电路中重点在 判断二极管开关状态，因 此必须把特性曲线简化。 （见右侧电路图） 有三种简化方法： 输入信号慢变化时的特性。 3 第 三 种 +- 第二种 VON 0.7V 第 一 种 0.5V 4 3.动态特性 当外加电压突然由正向 变为反向时，二极管会短时 间导通。 tre 这段时间用tre表示，称为 反向恢复时间。 输入信号快变化时的特性。 它是由于二极管正 向导通时PN结两侧的多 数载流子扩散到对方形 成电荷存储引起的。 D RL i 5 由于二极管门电路有严重的缺点，在集成电路 中并不使用，但可帮助理解集成门的工作原理。 二、二极管与门 设：VCC=5V, VIH=3V, VIL=0V VA=VB=0V D1,D2导通，VY=0.7V VA=VB=3V D1,D2导通，VY=3.7V + _ + _ VA=3V,VB=0V D2导通，D1截止，VY=0.7V VA=0V,VB=3V D1导通，D2截止，VY=0.7V VAVBVY 000.7 030.7 300.7 333.7 ABY 000 010 100 111 缺点：1.电平偏移； 2.负载能力差。 B A Y 6 三、二极管或门 A B Y 000 011 101 111 VAVBVY 000 032.3 302.3 332.3 D1,D2截止 D1,D2导通 D1截止,D2导通 D1导通,D2截止 A B Y A B Y 7 G S D 一.MOS管的开关特性 1.MOS管的工作原理 (Metal-Oxide-Semiconductor Field-Effect Transistor) 称为：金属氧化物半导体场 效应管或绝缘栅场效应管 导电沟道( 反型层) 源极 Source 漏极 Drain 栅极 Gate 当 大于VGS(th)时，将出现导电沟道。 VGS(th)称为开启电压 ，与管子构造有关。 SD B 导电沟道将源区和漏区连成一体。此时在D,S间加电压 ， 将形成漏极电流iD。 称为N沟道增强型场效应管 第三节 CMOS门电路 8 显然，导电沟道的厚度与栅源电压大小有关。而沟道越 厚，管子的导通电阻RON越小。因而，若 不变， 就 可控制漏极电流iD。因此把MOS管称为电压控制器件。 输出特性 2.输入输出特性 输入特性可不讨论。 9 1 2 3 恒 流 区 恒流区中iD只受 控制，其关系式为： 相应曲线称为转移特性。 空间电荷区 截 止 区 VDS=0V出现沟道。 VDS增加，则沟道“倾斜”（阻值增加）。 VGD=VGS(th)时，沟道“夹断”。 VDS再增加时，夹断点向源区移 动，但iD不变。 可变电阻区 夹断点 VGS(th)=2V 设 5V 同理可求出栅源电 压为4V和3V时的 夹断点。 固定电阻 夹断 它也有三个工作区 10 RON N+N+ 3.MOS管的基本开关电路 当 =VDD时，MOS管导通，其内阻用RON表示。 当 =0V时，MOS 管截止， = VDD； MOS管工作在可变电阻区。 若 ，则 回下页 VDD 注意：VDD必须为正。 11 D 静态特性三个工作区。 等效电路如图，其中CI为栅极输入电容 。约为几皮法。 动态特性延迟作用（书上没有）。 由于是单极型器件，无电荷存储效应 。动态情况下，主要是输入电容和负载电 容起作用，使漏极电流和漏源电压都滞后 于输入电压的变化。其延迟时间比双极型 三极管还要长。 可变电阻区： 截止区： 恒流区： 4.MOS管的开关特性及等效电路 电路图 12 5.MOS管的四种类型 (1)N沟道增强型 (2)P沟道增强型 (3)N沟道耗尽型 (4)P沟道耗尽型 开启电压 夹断电压 P沟道增强型： 13 请参阅79页，表3.3.1 14 1961年美国德克萨斯仪器公司首先制成集成电路。英文 Integrated Circuit,简称IC。 集成电路的优点：体积小、重量轻、可靠性高，功耗低。目前 单个集成电路上已能作出数千万个三极管，而其面积只有数十平方 毫米。 按集成度分类： 小规模集成电路SSI: Small Scale Integration; 中规模集成电路MSI: Medium Scale Integration; 大规模集成电路LSI: Large Scale Integration; 超大规模集成电路VLSI: Very Large Scale Integration, 按制造工艺分类： 双极型集成电路； 单极型集成电路； 我们介绍TTL电路。 我们介绍CMOS电路。 二. CMOS反相器的电路结构和工作原理 Complementary-Symmetry MOS .互补对称式MOS电路。 15 （一） CMOS反相器的电路结构 N沟道管开启电压VGS(th)N记为VTN; P沟道管开启电压VGS(th)P记为VTP; 要求满足VDD VTN+|VTP|; 输入低电平为0V；高电平为 VDD; （1）输入为低电平0V时； （2）输入为高电平VDD时； T1截止；T2导通。iD = 0， =0V; 输入与输出间是逻辑非关系。 要求两管特性 完全一样 T2截止；T1导通。iD = 0， =VDD; 16 特点：静态功耗近似为0；电 源电压可在很宽的范围内选取。 在正常工作状态，T1与T2 轮流导通，即所谓互补状态。 CC4000系列CMOS电路的VDD可在318V之间选取。其他 系列以后介绍。（可参阅表3.3.2在106页） 17 1.电压传输特性 V V T2截止， T1导通 T1截止，T2导通 T1，T2都导通 称为转折区 阈值电压 转折区变化率 大，特性更接 近理想开关。 特点： 此部分在教材8086页。 阈值电压用VTH表示。 由于特性对称，阈值电压为VDD的一半。 （二）静态特性 18 输入端噪声容限 高电平噪声容限： 低电平噪声容限： VOH(min ) VOL(max ) VIL(max)VIH(min) 设定VOH(min) 求出VIL(max) 设定VOL(max) 求出VIH(min) 特性对称，因而输入端噪声容限较大。CC4000 系列CMOS电路的噪声容限为：（允许输出电 压变化百分之十） VNH=VNL=30%VDD 19 2.电流传输特性 A 当T1,T2都导通时 ，iD不为0；输 入电压为VDD/2 时，iD较大，因 此不应使其长期 工作在BC段。 在动态情况下，电路的状态会通过BC段，使动态功耗不为0 ；而且输入信号频率越高，动态功耗也越大，这成为限制电路扇 出系数（驱动同类门个数）的主要因素。 20 3.输入特性 由于MOS管栅极绝 缘，输入电流恒为0， 但CMOS门输入端接有 保护电路，从而输入电 流不总为0。 A iI 由曲线可看出，输 入电压在0VDD间变 化时，输入电流为0； 当输入电压大于VDD时 ，二极管D1导通；当 输入电压小于0V时， 二极管D2导通。 二极管D2和 电阻RS串联 电路的特性 二极管 D1的特 性 21 4 .输出特性 (1) 输出低电平 0 T2工作在可变电阻区，有较小 的导通电阻，当负载电流增加时， 该电阻上的压降将缓慢增加。 对于CC4000系列门电路，当 VDD=5V时，IOL的最大值为0.51mA ；而在74HC系列中，该值为4mA 。 VDD增加相当于 T2的VGS增加 22 (2) 输出高电平 00 IOH VDD VOH VOH= + VDD 与输出低电平类似，此时T1 工作在可变电阻区；当负载电 流增加时，T1的VDS加，导致输 出下降。 此时，IOH的最大值，与 输出低电平时相同。23 （三）动态特性 1.传输延迟时间 (1) MOS管在开关过程中无电荷存储，有利于缩短延迟时间； (2) MOS管的导通电阻比TTL电路大的多，所以其内部电容 和负载电容对传输延迟时间的影响非常显著。导通电阻受VDD 影响，所以，VDD也影响传输延迟时间； (3)C MOS门的输入电容比TTL电路大的多，因此负载个数越 多，延迟时间越大；CMOS门的扇出系数（驱动同类门个数） 就是受传输延迟时间和将介绍的动态功耗等动态特性限制的。 用tPHL和tPLH的平均值tPD表示延迟作用，称为平均传输延迟时间。 tPD范围： 4000系列为100ns, 74HC系列为10ns, 74AHC系列为5ns 见107页表 24 2. 交流噪声容限 3.动态功耗 与TTL电路类似，当噪声电压作用时 间tW小于电路的传输延迟时间时，输入 噪声容限VNA将随tW缩小而明显增大。 传输延迟时间与电 源电压和负载电容有关 ，因此VDD和CL都对交 流噪声容限有影响。 动态情况下，T1,T2会短时同时导通，产生附加 功耗，其值随输入信号频率增加而增加。 定量估算可得动态功耗PC的公式： PC=CLfV2DD 负载电容经T1、T2充、放电，也会产生功耗。 25 三、其他类型的CMOS门电路 1.与非门 特点：N沟道管串联、P沟道管并联； 设：MOS管的导通电阻为RON、 门电路的输出电阻为RO。 输出电阻随输入状态变化。 用带缓冲级的门电路可克服上述缺点。 2.或非门 特点：P沟道管串联、N沟道管并联； 2RON RON/211 RON R0N01 RON RON10 RON/2 2R0N00 RO（与非) RO（或非）BA 输出高电平偏低 输出 低电 平偏 高 此外，输入状态还会影响这两个门的电压传输特性。 （一）其他逻辑功能的CMOS门电路 26 3.带缓冲级的CMOS门电路 （1）与非门： 特点：输出电阻恒为RON；输出电平和 电压传输特性都不受输入状态影响。 （2）或非门： 同理，可用下式实现： 27 普通CMOS门不能接 成线与形式。 OD门输出端只是一 个N沟道管，因此可以连 成线与形式。 特点： 1.VDD1和VDD2可取不同值； 2.允许灌入电流较大。如： CC40107在VOLRTG 则 C=0时，传输门截止； C=1时,传输门导通。 TG C C 传输门可双向传输。 T2 T1 C 31 VGS(th)PVGS(th)N VDD 0V N沟道管导通 P沟道管导通 分析原理。先分析只有一个管时的情况： 单管工作的缺点是： (1)有死区； (2)导通电阻随输入电压 变化很大。 采用双管可克服这些缺点。 32 将电压传输系数定义如下： KTG= = 采用改进电路的CMOS四模拟开关CC4066在VDD=15V时，RTG 值不大于240。而且在 变变化时时，RTG基本保持不变变。 目前，某些精密CMOS模拟开关的导通电阻已降低到20 以下。 l模拟开关 l组成逻辑电路 例如：异或门见98页图3.3.37 2.传输门的应用 33 （四）三态输出的CMOS门电路 34 三态门在总线方面的应用 双向总线： 接成总线方式时，在n个EN端中，每次最多只能有一个有效。 35 四、CMOS电路的正确使用 1.输入电路的静电防护 CMOS电路的输入保护电路承受静电电压和脉冲功率的能力 有限。因此，在储存，运输，组装和调试过程中，仍需采取防 静电措施。 (1)储存和运输不要使用化纤织物包装，最好用金属屏蔽层包装； (3)不用的输入端不应悬空。 2.输入电路的过流保护 保护二极管只能承受1mA 电流，因此下列三种情况下输 入端要串入保护阻。 (1)输入端接低内阻信号源； (2)输入端接有大电容； (3)输入端接长线。 (2)操作时使用的电烙铁等， 要妥善接地； 36 3.CMOS电路锁定效应的防护 产生锁定效应将造成CMOS电路永久失效。可在 输入、输出端接入钳位保护电路，在电源输入端加 去偶电路。 应确保CMOS电路先通电、后断电。 37 五、CMOS数字电路的各种系列 各种系列的电路基本相同,主要在工艺上有改进. 改进的目的主要有两点:一是提高速度,二是减小功耗. 1.4000系列:速度低,负载能力差,处在被取代阶段. 2.74HC/HCT系列:高速系列。tpd=9-10ns,负载能力为4mA左 右。 74HC系列:电源电压26V，功耗随电压增大。 74HCT系列:电源电压5V，输入输出电平等均与TTL 电路兼容。因此二者可混合使用。 3.74AHC/AHCT系列:改进的高速系列。tpd=5.3ns,负载能力为 8mA左右， 是目前应用最广的CMOS器件。 以上为美国TI公司的产品，而VHC/VHCT系列为其 他公司产品，其性能与74AHC/AHCT系列相当。 4.74LVC/ALVC系列: 90年代的新产品（低压系列）。 表3.3.2 38 tpd=3.8ns,负载能力为24mA（3V电源）左右。电源电 压1.653.3V。可输入5V电平信号，也可将3.3V以下信号转 换为5V输出信号 74ALVC系列进一步提高速度， tpd=2ns ，负载能力没变 。因此是最好的CMOS系列。 74系列工作环境温度范围是-40+85度； 54系列工作环境温度范围是-55+125度； 对于74LVC系列： 对于74ALVC系列： 70.71页表 39 一、双极型三极管（BJT)的开 关特性 1.静态特性 可用输入输出特性来描述。 基本开关电路如图： 可用图解法分析电路： 输入特性 输出特性 第四节 TTL门电路（教材上为第五节） 40 条 件 特 点BE结结BC结结 截止 导导 通 放大 饱饱和 VON (0.7V) ibIBS ic=ICEO(=0) , iB=0 ic= iB =VCE(sat)=0.3V 0V 反反 反 正 正 正 Ib IBS=ICS / =VCC-iCRCs 开关特性可归纳为下表： 也是“特点”的一部分 41 2.动态特性 当输入信号使三极管在截止 和饱和两种状态之间迅速转换时 ，三极管内部电荷的建立和消散 都需要时间，因而集电极电流的 变化将滞后于输入电压的变化。 从而导致输出电压滞后于输入电 压的变化。 也可以理解为三极管的结电 容起作用。 注意：三极管饱和越深，由饱和到截止的延迟时间越长。 饱和时截止时 等效电路 42 3.三极管反相器（非门） 例3.5.1：计算参数设计是否合理（原理） 求基极回路的 等效电路： VCC=5V, VEE= 8V,R1=3.3K ,R2=10K Rc=1K =20, VCE(sat) =0.1V,VIH=5V,VIL=0V 43 44 1.电路结构（以74系列非门为例） 2.工作原理 VCC=5V,VIH=3.4V,VIL=0.2V T1导通，深饱和 T2,T5截止。因为T5有漏电 流，可等效为大电阻。 T4导通，忽略R2压降，可求出 =3.6V=VOH =VIL: 0.9 0.3 0.2 二、TTL反相器的电路结构、工作原理和特性 TTL (Transistor-Transistor Logic):晶体管晶体管逻辑电路。 推拉式（push-pull）、 图腾柱（totem-pole） 输出电路 输出级中间级 输入级 5 3.6 （一）结构和原理 45 =VIH: T1的BE结截止、BC结导通；T2、T5导通。 T4截止，因此T5饱和。 T2: ICS=4V/1.6K=2.5mA; iB=2.9v/4k=0.72mA =20 所以，T2饱和。 =0.2V 0.7 1.4 2.1 4.1 ? 3.4 1.0 也可以认为T5“倒置” （c和e极交换。） 46 1. 电压传输特性 CD段中点的输入电压即为 阈值电压VTH （1.4V）。 DE段称为饱和区； 对于74系列门电路，VNH、VNL都不小于0.4V。 噪声容限： （二）TTL反相器的静态特性(117页） AB段称为截止区； B点： =0.6V， BC段称为线性区； C点： =1.3V， CD段称为转折区； D点： =1.4V， 47 2. 输入特性 IIL称为输入低电平电流。 IIS称为输入短路电流 =0V的输 入电流。 IIH称为输入漏电流。 输入电压为负时，基本是 保护二极管的伏安特性。 IIH 输入为0.2V时 输入为3.4V时 输入为其他电压时 IIL IIS 输入电压小于0.6V时，计算 IIL的公式仍然成立(把VIL换为 ），是一直线方程。ii 48 3.输出特性 (1)高电平输出特性 T4饱和前，VOH基 本不随iL变，T4饱和后 ，VOH将随负载电流增 加线性下降，其斜率基 本由R4决定。 (2)低电平输出特性 受功耗限制，74系列门 输出高电平时最大负载电 流不超过0.4mA。 T5饱和，c-e间等效电 阻不超过10欧姆，因此 直线斜率很小。 rce 49 例3.5.2：计算G1能驱动的同类门的个数 。设G1满足：VOH=3.2V, VOL=0.2V。 16 解： N1=16/1 =16 G1输出低电平 G1输出高电平 G1输出高电平时 ，最大允许输出电流 为0.4mA； 每个负载门输入 电流为IIH,不超过 0.04mA;故： N2= 0.4/0.04 =10 综合N1,N2,应取N=10 N即门的扇出系数。 每个负载门电流 G1门 电流 0.2V IIH 50 4.输入端负载特性 当 小于0.6V时 当 =1.4V时，T2、T5均已导 通，T1基极电位被钳在2.1V而 不再随RP增加，因 此 也不 再随RP增加。 当RP较小时，这 是直线方程 返回 RP 输入电阻对输入电压的影响。 1.4V 可认为RP为2K时，I 已达到1.4V。 51 例：计算图中电阻RP取值范围。已知： VOH=3.4V,VOL=0.2V, VIH(min)=2.0V, VIL(max)=0.8V。 解：当 =VOH时，要求 VIH(min) VOH-IIHRP VIH(min) =VOL+ RP(VCC - VBE VOL)/(R1+RP) 当 =VOL时，要求 VIL(max) VIL(max) RP 0.69K RP 35K 对于74系列，当RP=2K 时， 就达到1.4V。 综合两种情况RP应按此式选取 式3.5.9 牢记： 若RP大于2K，则 等效为高电 平；若小于0.7K，则 等效为低电平（74系列）。 当 =VOL时， 当 =VOH，要求 ， 才为高电平。RP 35K 上页 此时门2的输 入电流为IIH 52 (三)TTL反相器的动态特性 1.传输延迟时间 延迟作用是由晶体管的延迟 时间，电阻以及寄生电容等因素 引起的。 tPLH往往比tPHL大。 经常用平均传输延迟时间tPD 来表示： tPD =(tPLH +tPHL)/2 2.交流噪声容限 干扰信号作用 时间短到与tPD相近 时的噪声容限。 此时，tW越小，允许的干扰 信号幅值越大。 53 3.电源动态尖峰电流 静态电流： ICCL=iB1+iC2 =(5-2.1)/4+(5-1)/1.6=3.2mA ICCH =iB1 =(5-0.9)/4=1mA 在动态情况下，会出现T4和 T5同时导通的情况，特别是输 出由低电平跳变为高电平时。使 电源电流出现尖峰脉冲。 此电流最大可达30多mA. 电源尖峰电流的不利影响： 1.使电源平均电流增加； 2.通过电源线和地线产生内 部噪声。 54 三.其他类型的TTL门电路(3.5.5节） （一）其他逻辑功能的门电路 1.与非门 T1为多发射极管。可等效 为两个三极管。 其工作原理可从两方面分析： b. 输入有低时，输出高电平。 此时A,B两端并联，T1成为 一个三极管，结论成立。 a. 输入全高时，输出低电平。 设A端输入0.2V，则TI基 极电位为0.9V,此时无论B端状 态如何，都不会影响T1基极电 位。因此输出为高电平。 0.2V 0.9V 如果输入全悬空，输出 为低电平。因此输入悬空等 效为输入高电平。55 2.或非门 或非门的原理可从两方 面分析： a.输入全低，输出为高 A端为低电平，使T2截止； B端为低电平，使 截止； 从而使T5截止，输出为高电平。 b.输入有高，输出为低 若A端为高电平，使T2导通，此时无论 为何状态， 都不会使T2截止。因此T5一定导通，使输出为低电平。 56 3.与或非门 在或非门的基 础上，增加与输入 端，从而实现与或 非逻辑。 57 4.异或门 红框中的电路控制 T7的状态。因此，当T7 截止时，电路就是以 A,B为输入的与非门。 A,B两输入端的高电平 分别通过T5和T4使T7截止 。 说明输入A,B有高电平 ，就按与非门分析； 当A,B全低时，T4,T5全截 止，使T7导通，输出低 电平。 0011 1101 1110 0100 ABBA 从右表可得出该电路为异 或门。 58 使用时需外接电阻RL （二）集电极开路门（电路）(OC)Open Collector Gate 目的：将门的输出端并联，实现线与： 普通TTL门输出端并 联时，将产生过大的输出 电流导致器件损坏。(此 电流可达30多毫安。） 电路原理： 逻辑符号 当输入有低电平 使T5截止时，显 然此时门的输出 端处于高阻状态 。 电阻可接到其 他电源，用 表示。如 SN7407可接 30V电压 很容易验证这是一个 二输入端与非门。 RL 59 （三）三态输出门电路（TS） Three-State Output Gate EN为使能端，低电平有效。 EN为低电平时: 若A,B都为高电平： 二极管D截止，对电路无 影响，输出为低电平； 若A,B中有低电平： T2,T5截止，二极管D导 通,T4基极电位被钳在4.3V， T4导通，输出高电平，但电 位为2.9V。 3.6V 4.3V 2.9V EN为高电平时: T5截止；T4基极电位被钳在1V,因此， T4截止。从而输出端出现高阻状态。 如EN端有两个非门，则为高电平有效。 0.3V EN A B Y EN A B Y 60 四.TTL电路的改进系列 （一）74H系列 除了74系列外，TTL电路还有74H 、74S、74LS、74AS和 74ALS等系列。 又称为高速系列。High-speed 各改进系列都围绕提高速 度和降低功耗两点进行。减 小电阻值可提高速度，但是 会明显增加功耗。 可见其各电阻值明显小于74系列。加上采用了复合管 T3、T4，因此速度明显提高。但功耗增大更明显。 可参考表3.5.1。138页 表中延迟功耗积pd（Delay-Power Product），可