SDK_印刷电路板布局及走线指导.docVIP

HVD 通用平台事业部 SDK-7105 系统布局及走线指导标题:7105SDK参考板布局及走线指导版本:初稿发布日期:2009-02-11作者:张鑫公司:意法半导体深圳(研发)有限公司版本更新版本日期作者修订历史初稿2009/Jan/20 张鑫 摘要此份文档描述了SDK71 PCB设计的推荐布局及走线关键字机顶盒,7105,布局,走线目录1.概述32.PCB板叠层结构33.走线推荐34.元件布局44.1.电源44.2.地平面44.3.STi7105 电源分布54.4.藕合55.走线指导65.1.1.差分信号65.2.HDMI 部分75.2.1.布局75.2.2.走线范例75.3.Sata部分85.3.1.布局85.3.2.走线范例:85.4.USB 部分95.5.以太网95.6.DDRII 部分105.6.1.走线指导105.6.2.时序要求125.6.3.走线示意:13序言此份文档是关于STi7105 的印刷电路板的设计及一些关键的走线如,HDMI,SATA,USB及DDR2部分的要求,1. 概述以下几点是关于基于STi7105 机顶盒的布局及走线的说明.l STi7105 在布局时,应当尽量靠近ESATA,HDMI接口,同时DDR2与7105之间的连线尽量短l PCB板应当有一个完整的地参考平面l PCB板最好有专门的电源平面, 电源线也应当适当加粗.l 所有的电源如果是采用DC/DC供电的话,最好有一些陶瓷电容(非常低的寄生电阻)作为藕合,尽量靠近芯片端的电源管脚.l 所有的HDMI/SATA/以太网/信号线必需在PCB设计的时候就要考虑到阻抗控制.每一对参分线必需平行走线,尽可能的等走.最好是走在最Top层,并且尽量不使用过孔l 在所有模拟信号(音视频),HDMI,SATA,USB及DDR2的信号线之下,最好是有一个完整的地平面作为回流平面.l 高速的数字信号线应当远离低速的模拟信号线或源以减少线间干扰.l 晶振下方不充行任何其它走线,.l 所有阻抗控制均基于四层PCB板的基础之上2. PCB板叠层结构 至少需要四层PCB板,板层描述如下1. 信号层 ( Top , 所有关键信号最好走到这一层,特别是需要做阻抗控制的线)2. 地平面3. 电源层4. 信号层, Bottom layerPCB的厚度:l Soldermask = 30 um (1.18 Mil)l Top = 12 um + 23 um =35 um (1.37 Mil)l Dielectric =75 um (2.95 Mil)l Layer 2 =35 um (1.37 Mil)l Dielectric =1300um (51 Mil)l Layer 3 =35 um (1.37 Mil)l Dielectric =75 um (2.95 Mil)l Bottom = 12um +23um =35um (1.37 Mil)推荐的填充材料如下l Material =2116 board revA EpsilonR 3.9l Material =1080 board revB EpsilonR 3.73. 走线推荐因为所有需要控制阻抗的走线均强制要求走到顶层及底层,所以阻抗与走线宽度如下:l 常规走线, 宽度 = 126 um (5Mil) 最小l 电源及地线, 宽度 = 400um(15Mil) 最小l Z0 单端走线=50ohmsu 宽度120 um(4.72Mil)l Z0单端走线=55ohms ADDR/CTRL/CMD branches signalsu 宽度100 um(3.9Mil)l Zdiff 差分阻抗=100ohms SATA/HDMIu 宽度120 um, internal spacing 250 um(9.84Mil), external spacing 400um(15Mil) 最小l Zdiff差分阻抗=100ohms DDRII/Ethernetu 宽度110 um(4.3Mil), internal spacing 155 um(6.1Mil), external spacing 400um(15Mil) 最小l Zdiff 差分阻抗=90ohms USB2u 宽度150 um(5.9Mil) spacing 250 um(9.84Mil), external spacing 400um(15Mil) 最小提示: 特性阻抗通常由PCB的层叠结构和PCB走线宽度/间距来决定的,在PCB设计之初,必需先明确好需要实现的信号的特性阻抗,确定关键信号的走线宽度/间距,选择好板材的层叠结构, 最终由阻抗测试仪测试通过为准(TDR), 在这里PCB的层叠结构及走线宽度仅供参考.4. 元件布局l DDR2与主芯片尽量靠近l HDMI, USB, ESATA 尽量靠近主芯片l 晶振尽量靠近主芯片l DC/DC电源芯片尽量远离主芯片.l 其它一些细节注意事项请参考PCB焊接工艺要求4.1. 电源SDK7105平台由外部的DC变压器供电(220V AC输入,12V DC输出),通过DC/DC及LDO变换电路从12V转成5V,3.3V,2.5V,1.8V及1.2V4.2. 地平面对于PCB板来说,地平面是非常重要的而且决定了系统的稳定性,对于地平面本身来说,我们希望得到一个完整的,干净的地平面,避免任何孤铜的存在,对于7105来说,芯片地管脚最好直接与地平面相连,尽量加多地过孔以连接不同的地平面,注意: 如果有多个地平面的存在,尽量保证在一些关键信号下的地平面的完整性(顶层和底层)4.3. STi7105 电源分布l 尽可能的用磁珠将电源分开,以减少噪声干扰.4.4. 藕合陶瓷电容能有效的减高频噪声,在DC/DC电路中,推荐使用贴片的陶瓷电容以代替常规的电解电容.(10uF 或22uF) 小的去藕电容尽可能的靠近芯片的电源管脚,如果是单面放元件,请放在电源的入口和最远端.5. 走线指导5.1.1. 差分信号l 避免任何信号与差分线号相交差, 其它信号与差分信号之间要保持一定的间距.l 差分信号必段保持平行一致以防止共模噪声变成差模噪声,在满足平行的前提下,尽可能的保持线对间的长度一致,芯片内部的走线长度如下表所示l 不充许任何90度直角或急剧的拐角出现在差分信号线上,45度拐角及圆弧走线为推荐走线.如下图中的C和Dl 保证差分信号下面的一个完整的地平面或电源平面,不能跨越两个分割的地平面或电源平面,并且保证回流路径尽量短,5.2. HDMI 部分5.2.1. 布局l STi7105 与HDMI 接口尽可能的靠近.l 所有HDMI TMDS 差分走线必需将特性阻抗控制为100欧的差分阻抗.( +/- 15%),同时测试包含ESD保护器件带来的误差l 每一对差分线(例如.RX0+/- or TX0+/-)必需平行,等长的布在顶层l 所有HDMI走线下需要一个完整的地平面.l 所有的HDMI CEC 和HDMI DDC信号线必须尽可能的细以减少走线的寄生电容l 7105 内部的HDMI走线长度如下HDMIPAD NameNet Name(Li)内部长度 (Mils)TMDSTX0N : TX0N441.3173851TMDSTX0P : TX0P437.7694788TMDSTX1N : TX1N424.7595836TMDSTX1P : TX1P436.6968431TMDSTX2N : TX2N443.1117909TMDSTX2P : TX2P456.5044807TMDTXCN : TXCKN525.3339887TMDSTXCP : TXCKP517.26672145.2.2. 走线范例 5.3. Sata部分5.3.1. 布局为了确保100欧姆的差分特性阻抗走线,因此必须将走线走在外层,顶层或是底层.l 避免过孔.l 不能有其它走线与差分信号相交叉l 为了减少线间干扰,两对差分线之间间距应当大于15mm, 差分线与其它线或是外围包地间距大于15mml 所有走线不充许的直角走线,推荐为圆弧型走线.7105 内部SATA信号走线长度如下SATAPAD NameNet Name(Li)内部长度SATARXN0SATARXN491.7793314SATARXP0SATARXP472.3423624SATATXN0SATATXN455.2357037SATATXP0 SATATXP465.07426675.3.2. 走线范例:5.4. USB 部分USB部分走线要求如差分走线规则,7105 USB内部长度如下:USBPAD NameNet Name(Li)USB1DMN33593534444.8532048USB1DPN33593600442.839508USB2DMN33593483467.9302846USB2DPN33593487464.5265513USB ESD 保护电路应当靠近USB插座,走线示意如下: 5.5. 以太网l 遵循差分走线规则l 在隔离变压器下方不充许有任何走线 (比如说.EU2 BH1102) 5.6. DDRII 部分5.6.1. 走线指导DDR2 走线尽可能的短l 数据线(DATA),数据使能线(DQS 差分)及时钟线(CLK 差分)不充许有过孔且走线越短越好l 7105内部走线下度如下DDRIIPAD NameNet Name(Li)LMIDATA0 : LMID0493.3936589LMIDATA1 : LMID1601.4947813LMIDATA2 : LMID2519.1587255LMIDATA3 : LMID3593.452947LMIDATA4 : LMID4588.3447288LMIDATA5 : LMID5438.9110119LMIDATA6 : LMID6598.8526212LMIDATA7 : LMID7555.9140063LMIDATAMASK0LMIDQM0501.3419894LMIDQS0LMIDQS0546.7180011LMIDQSN0L最小DQS0528.7670133LMIDATA8 : LMID8643.2923355LMIDATA9 : LMID9632.3452707LMIDATA10 : LMID10429.1602047LMIDATA11 : LMID11542.1571834LMIDATA12 : LMID12539.5508107LMIDATA13 : LMID13502.9405296LMIDATA14 : LMID14486.2651298LMIDATA15 : LMID15567.7218961LMIDATAMASK1LMIDQM1527.6104015LMIDQS1LMIDQS1468.4549292LMIDQSN1L最小DQS1474.8707825LMIDATA16 : LMID16550.3138994LMIDATA17 : LMID17483.562025LMIDATA18 : LMID18604.712137LMIDATA19 : LMID19410.3308329LMIDATA20 : LMID20413.7307473LMIDATA21 : LMID21619.0289982LMIDATA22 : LMID22488.2322125LMIDATA23 : LMID23489.9980358LMIDATAMASK2LMIDQM2493.0074786LMIDQS2LMIDQS2499.2725841LMIDQSN2L最小DQS2481.1160063LMIDATA24 : LMID24549.6469716LMIDATA25 : LMID25529.7004367LMIDATA26 : LMID26447.3157983LMIDATA27 : LMID27420.3700648LMIDATA28 : LMID28468.4572914LMIDATA29 : LMID29425.9682819LMIDATA30 : LMID30513.2215326LMIDATA31 : LMID31536.7300683LMIDATAMASK3LMIDQM3451.6821675LMIDQS3LMIDQS3471.6596866LMIDQSN3L最小DQS3454.2118475PAD NameNet Name(Li)LMIADDR0 : LMIA0516.9673125LMIADDR1 : LMIA1471.0507902LMIADDR2 : LMIA2455.5584983LMIADDR3 : LMIA3542.7213555LMIADDR4 : LMIA4405.5839526LMIADDR5 : LMIA5612.0133823LMIADDR6 : LMIA6455.1619637LMIADDR7 : LMIA7484.1834411LMIADDR8 : LMIA8450.3415403LMIADDR9 : LMIA9432.2113009LMIADDR10 : LMIA10575.3287312LMIADDR11 : LMIA11471.6209072LMIADDR12 : LMIA12523.868283LMIADDR13 : LMIA13457.1073929LMIBA0 : LMIBA0473.1043294LMIBA1 : LMIBA1470.2300438LMIBA2 : LMIBA2429.9222898NOTLMICAS : LMICAS#536.32751LMICLKEN0 : LMICKEN0561.3988378NOTLMICS0 : LMICS0501.9817913ODT0 : LMIODT0435.3302317NOTLMIRAS : LMIRAS#412.449057NOTLMIWE : LMIWE#568.8534292LMICLK0 : LMICLK0556.9405003NOTLMICLK0 : LMICLKN0561.3988378LMICLK1 : LMICLK1638.6252976NOTLMICLK1 : LMICLKN1629.0920914Dummy:Dummy1438.5476662Dummy2523.81363745.6.2. 时序要求对于DDR2来说,时序要求可以分为以下五组:l 第一组: data byte 0 + datamask + datastrobes,l 第二组: data byte 1 + datamask + datastrobes,l 第三组: data byte 2 + da