数字电子技术基础实验指导书(第四版本).doc

数字电子技术基础实验指导书第四稿（内部资料）电子信息工程教研室编杭州师范大学钱江学院理工分院二O一四年十月目 录实验一 门电路逻辑功能与测试1实验二 组合逻辑电路（半加器、全加器）6实验三 组合逻辑电路设计与应用9实验四 译码器和数据选择器11实验五 MSI组合器件的测试与应用15阶段测试1：学期中期知识点测试项目18实验六 触发器：21实验七 时序电路的分析与设计25实验八 计数器MSI芯片的测试及应用29实验九 计数器31实验十 综合实验34实验十一 拔河游戏机综合性实验35实验十二 交通灯综合性实验39实验十三 数字秒表的设计44实验十四 四路优先判决电路智力竞赛抢答器设计47附录 常用TTL集成电路引出端功能图50实验一 门电路逻辑功能与测试一、实验目的：1了解与熟悉基本门电路逻辑功能；2掌握门电路逻辑功能的测试方法，验证与加深对门电路逻辑功能的认识；3熟悉门电路的外形和管脚排列，以及其使用方法。二、实验仪器、设备、元器件：1数字逻辑电路实验仪 1台2四2输入与门74LS08芯片 1片3四2输入或门74LS32芯片 1片4六反向器74LS04芯片 1片5四2输入与非门74LS00芯片 1片6四2输入或非门74LS02芯片 1片7四2输入异或门74LS86芯片 1片8示波器或万用表9导线若干三、预习要求：1了解数字电路实验箱的结构和使用方法；2复习门电路工作原理及相应逻辑表达式；3熟悉所用门电路的管脚排列几相应管脚的功能；4熟悉示波器和数字万用表的使用方法四、实验内容和步骤：实验前按实验仪使用说明检查实验仪是否正常。然后选择实验用的IC，按设计的实验接线图接好线，特别注意Vcc及地线不能接错。线接好后仔细检查无误后方可通电实验。实验中需要改动接线时，必须先断开电源，接好后再通电实验。1、与门、或门、非门的逻辑功能测试 与门的逻辑功能测试 74LS08按图1.1所示要求连接电路，输入端接逻辑开关A、B，输出端接指示器。改变输入状态的高低电平，将A、B输入端依次接成0-0，0-1，1-0，1-1状态，进行电路仿真，观察输出端电平指示器的显示状态（亮为“1”，灭为“0”），并填写实验结果。实验结果填入表1.1的逻辑真值表中，并写出输出端Y的逻辑表达式和电路的逻辑功能。57- - 图1.1表1.1 逻辑真值表输 入输出A BY0 00 11 01 1逻辑表达式Y =_ 逻辑功能：_ 或门的逻辑功能测试 74LS32按图1.2所示要求连接电路，将A、B输入端依次接成0-0，0-1，1-0，1-1状态，观察输出端电平指示器的显示状态（亮为“1”，灭为“0”），并填写实验结果。实验结果填入表1.2的逻辑真值表中，并写出输出端Y的逻辑表达式和电路的逻辑功能。 图1.2表1.2 逻辑真值表输 入输出A BY0 0 0 1 1 0 1 1 逻辑表达式Y = _逻辑功能：_ 非门逻辑功能测试 74LS04按图1.3所示要求连接电路，将A输入端接逻辑开关A，依次为0、1时，观察输出端电平指示器的显示状态（亮为“1”，灭为“0”），并填写实验结果。实验结果填入表1.3的逻辑真值表中，并写出输出端Y的逻辑表达式和电路的逻辑功能。图1.3表1.3 逻辑真值表输 入输出A Y0 1 逻辑表达式Y =_ 逻辑功能：_2、与非门、或非门、异或门的逻辑功能测试 与非门的逻辑功能测试 74LS00按图1.4所示要求连接电路，将A、B输入端接逻辑开关A、B，依次输入0-0，0-1，1-0，1-1状态，观察输出端电平指示器的显示状态（亮为“1”，灭为“0”），并填写实验结果。实验结果填入表1.4的逻辑真值表中，并写出输出端Y的逻辑表达式和电路的逻辑功能。图1.4表1.4 逻辑真值表输 入输出A BY0 0 0 1 1 0 1 1 逻辑表达式 Y =_ 逻辑功能：_ 或非门的逻辑功能测试 74LS02按图1.5所示要求连接电路，将A、B输入端接逻辑开关A、B，依次接成0-0，0-1，1-0，1-1状态，观察输出端电平指示器的显示状态（亮为“1”，灭为“0”），并填写实验结果。实验结果填入表1.5的逻辑真值表中，并写出输出端Y的表达式和电路的逻辑功能，验证输入与输出之间的逻辑关系。图1.5表1.5 逻辑真值表输 入输出A BY0 0 0 1 1 0 1 1 逻辑表达式Y = _逻辑功能：_ 异或门的逻辑功能测试 74LS86按图1.6所示要求连接电路，将A、B输入端依次接成0-0，0-1，1-0，1-1状态，观察输出端电平指示器的显示状态（亮为“1”，灭为“0”），并填写实验结果。实验结果填入表1.6的逻辑真值表中，写出输出端Y的表达式和电路的逻辑功能，验证输入与输出之间的逻辑关系。图1.6表 1.6 逻辑真值表输 入输出A BY0 0 0 1 1 0 1 1 逻辑表达式Y =_ 逻辑功能：_3. 用与非门实现与或非逻辑功能用74LS00（即四个二输入与非门）实现与或非逻辑Y= 。写出逻辑表达式，画出逻辑图，测试其功能，总结用与非实现其它逻辑功能的一般步骤。 把与或非逻辑Y= 转换成与非逻辑表达式Y = 。 画出逻辑图如图1.7（a）所示。图1.7 按照逻辑图连线得到实验测试图，如图1.7（b）所示。改变四输入信号A、B、C、D的输入状态，观察输出状态。填写逻辑真值表1.7，得出逻辑表达式。 表1.7输 入 信 号输出输 入 信 号输出ABCDYABCDY0000 1000 0001 1001 0010 1010 0011 1011 0100 1100 0101 1101 0110 1110 0111 1111 输出逻辑表达式Y =_4. 用一只异或门实现非逻辑，电路将如何连接？请画出电路图。五.实验报告要求：1整理实验数据，判断各门电路的逻辑功能；2回答以下问题：如何判断门电路逻辑功能是否正常？门电路多余输入端应该如何处理？（提示：接地、接电源端、输入端并接）设计电路测试。实验二 组合逻辑电路（半加器、全加器）一、实验目的：1加深理解组合逻辑电路的特点和一般分析方法；2熟悉组合逻辑电路的设计方法；3验证半加器、全加器的功能。二、实验仪器、设备、元器件：1数字逻辑电路实验仪 1台 2四2输入与非门74LS00芯片 1片3四2输入异或门74LS86芯片 1片4六反向器74LS04芯片 1片5. 74LS283 四位二进制超前加法器 1片6示波器或万用表三、预习要求：1复习组合逻辑电路的分析和设计方法；2复习半加器、全加器的工作原理；3根据设计任务要求，设计组合逻辑电路，画出逻辑图。四、实验内容和步骤：1测试半加器的逻辑功能根据图2.1所示连接好电路。输入A、B端分别接两个逻辑电平开关，输出端S、C接颜色不同的发光二极管。观察当输入端A、B电平变化时，输出端S、C电平指示器的状态。验证逻辑状态并填表。逻辑电平开关发光二极管1图2.1由与非门组成的半加器电路表 2.1 逻辑真值表ABCiC00000101写出逻辑表达式：Ci= C = 2测试全加器的逻辑功能 用门电路组成的全加器按图2.2所示连线，将电路的三个输入端Ai、Bi和Ci-1分别接逻辑开关A、B、C，两个输出Si和Ci分别接电平指示器。改变输入信号的高、低电平，观察输出端的状态变化，填写出Si和Ci数值（表2.2）的逻辑表达式。BCi-1ASiCi图2.2 全加器电路图表 2.2 逻辑真值表AiBiCi-1SiCiAiBiCi-1SiCi000 100 001 101 010 110 011 111 Si = _ Ci = _ 3. 超有进位集成4位加法器74LS283功能测试：按图6.1（b）所示连线，为四位串行进位加法器的实验测试图。A与B为输入信号，S为输出本位和，Ci为低位的进位信号，Co为高位的进位信号。A3、A2、A1、A0分别接逻辑开关D、C、B、A，B3、B2、B1、B0分别接逻辑开关4、3、2、1。改变输入A3A2A1A0、B3B2B1B0的状态（自行设计），观察输出端的输出结果，并将输出结果填入表6.1。图2.3输入信号输出信号A3A2A1A0B3B2B1B0S3S2S1S0C3 表2.34. 用74LS283实现加、减法运算（允许外加门电路），画出电路图，并连接电路检验。五、实验报告要求：1整理归纳实验结果，并进行分析；2总结归纳组合逻辑电路的分析方法；3设计其他形式的两位数的全加器。实验三 组合逻辑电路设计与应用一、 实验目的1、 熟悉组合逻辑电路的设计方法。2、 能够对组合电路熟练应用。二、实验原理 组合逻辑电路的设计步骤 1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；3、由真值表写出逻辑表达式;4、根据器件的类型,简化和变换逻辑表达式5、 画出逻辑图。三、实验仪器及材料1、双踪示波器或者万用表 一台2、数字电路实验仪 一台3、器件 74LS00 2-4线译码器 1片74LS04 双4选1数据选择器 1片 四、预习要求1预习组合逻辑电路设计工作原理。2能够对组合电路进行分析问题调试电路。五、实验内容1. 题目需求：交通信号灯故障检测电路。要求在非“只有一只灯亮”时给出出错信号。完成电路设计并在数电实验平台上调试电路。2.3. 有一Y型过道，3个入口，在三个入口相会处有一个路灯，每个入口处都有一个开关，独立控制。任意闭合一个开关，灯亮；任意闭合2个开关，灯灭；三个开关同时闭合，灯亮。设计控制路灯的逻辑电路。（高电平有效）。六、 实验报告1、整理实验数据、图表并对实验结果进行分析讨论2、画出实验内容1、2、3的接线图实验四 译码器和数据选择器一、实验目的：1掌握译码器电路的功能、特点及其测试方法。2掌握译码器的级联方法及测试方法。3掌握四选一数据选择器的逻辑功能及测试方法。4掌握数据选择器的级联方法及测试方法。5掌握3线8线译码器的应用方法及测试。二、实验仪器、设备、元器件：1数字逻辑电路实验仪 1台2双2-4译码器74LS139芯片 1片3双四选一数据选择器714LS253芯片 1片4六反相器74LS04芯片 1片5四2输入或门74LS32 1片63-8译码器74LS138芯片 1片7四2输入与非门74LS32芯片 1片8示波器或万用表9导线若干三、预习要求：1预习译码器和数据选择器的基本原理及功能;2熟悉实验用芯片的引脚排布和功能;四、实验内容和步骤：1. 译码器功能测试:74LS139双2线4线译码器如图4.1所示。图4.1（a）为原理图，图4.1（b）为实验测试连线图。输入端D0、D1接逻辑开关A、B，输出Y0 Y3接电平指示器。改变输入信号D0、D1的状态，观察输出，写出Y0 Y3的数值（表4.1）及其表达式。图4.1表7.1 功能表D1 D0Y3 Y2 Y1Y00001 1 01 1Y3 = _ Y2 = _ Y1 = _ Y0 = _2. 译码器的级联应用:用双2线4线译码器74LS139组成的3线8线译码器电路如图4.2所示，按图连线。输入端D0 D2接逻辑开关0、1、2，输出Y0 Y7接电平指示器。改变输入信号D0 D2的状态，观察输出，写出Y0 Y7的数值（表4.2）及其表达式。74LS139图4.2表4.2D2 D1 D0Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0000001010011100101110111Y7 =_ Y6 =_Y5 =_ Y4 = _Y3 =_ Y2 = _Y1 =_ Y0 = _3. 数据选择器功能测试:将双四选一数据选择器74253按图4.3所示连线，选择74253，按F1键打开74253器件真值表，掌握该器件的各管脚功能及使用方法。信号输入端D、C、B、A分别接逻辑开关3、2、1、0，选通端A1、A0接逻辑开关B、A。在D、C、B、A状态确定的条件下，改变选通端A1A0的状态，观察输出Y，并填写实验结果表4.3。图4.3表4.3 功能表A1 A0DCBAY0 001 0 101 1 001 1 001 由真值表可知Y = _4. 数据选择器级联应用:双四选一多路数据选择器74LS253接成的八选一数据选择器电路如图4.4所示，按测试图连线，选通输入A0、A1、A2信号分别接逻辑开关A、B、C，D0-D7分别对应接逻辑开关0-7，输出Y接电平指示器。改变A2A1A0和输入D0D7的状态（自行设计），观察输出Y的状态，并把实验结果填表4.4，说明电路功能。图4.4（a）原理图 图4.4(b)测试图表4.4A2 A1 A0Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1逻辑表达式Y = _功能说明：_5. 3线-8线译码器的应用:用一片3线8线译码器74LS138构成一位全减器电路。全减器真值如表4.5所示，画出电路连线图，并检验其功能。表4.5输 入输 出AiBiCi-1DiCi0000000111010110110110010101001100011111Di= _ Ci= _本节思考题：1用中规模集成全加器、译码器、数据选择器设计一般组合电路的方法。2试用两片8线3线优先编码器74LS148构成16线4线优先编码器。3试用两片四位数值比较器CC14585构成八位数值比较器。五、实验报告要求：1画出实验要求的波形图;2总结译码器和数据选择器的使用方法;3思考译码器和数据选择器有何不同,有些地方是否可以互用?实验五 MSI组合器件的测试与应用二、 实验目的1、 熟悉集成译码器和数据选择器的使用方法。2、 了解集成译码器和数据选择器的应用。二、实验原理 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。常用的译码器有2线4线译码器，3线8线译码器，还有数码显示译码器等。本实验采用的译码器为2线4线译码器。它是一种通用的译码器，其逻辑符号如图51所示。74LS139是双2线4线译码器。EN1，EN2分别为使能端。 图51 图52数据选择器是常用的组合逻辑部件之一。它由组合逻辑电路对数字信号进行控制来完成较复杂的逻辑功能。它有若干个数据输入端D0、D1、，若干个控制输入端A0、A1，和一个输出端Y0。在控制输入端加上适当的信号，即可从多个输入数据源中将所需的数据信号选择出来，送到输出端。使用时也可以在控制输入端加上一组二进制编码程序的信号，使电路按要求输出一串信号，所以它也是一种可编程序的逻辑部件。 中规模集成芯片74LS153为双四选一数据选择器，引脚排列如图52所示，其中D0、D1、D2、D3为四个数据输入端，Y为输出端，A、B为控制输入端（或称地址端）同时控制两个四选一数据选择器的工作，EN为工作状态选择端（或称使能端）。74LS153的逻辑功能如表51所示，当1( = 2) = 1时电路不工作，此时无论A1、A0处于什么状态，输出Y总为零。即禁止所有数据输出，当1 ( = 2) = 0时，电路正常工作，被选择的数据送到输出端，如AB= 01，则选中数据D1输出。当0时，74LS153的逻辑表达式为 数据选择器是一种通用性很强的中规模集成电路，除了能传递数据外，还可用它设计成数码比较器，变并行码为串行及组成函数发生器。本实验内容为用数据选择器设计函数发生器。 用数据选择器可以产生任意组合的逻辑函数，因而用数据选择器构成函数发生器方法简便，线路简单。对于任何给定的三输入变量逻辑函数均可用四选一数据选择器来实现，同时对于四输入变量逻辑函数可以用八选一数据选择器来实现。应当指出，数据选择器实现逻辑函数时，要求逻辑函数式变换成最小项表达式，因此，对函数化简是没有意义的。 例：用四选一实现函数写出F的最小项表达式用四选一数据选择器实现上述逻辑函数，由于选择器只有两个地址端A、B，而数F有三个输入变量，此时可把变量A、B、C分成两组，任选其中两个变量（如A、B）作为一组加到选择器的地址端，余下的一个变量（如C）作为另一组加到选择器的数据输入端，并按逻辑函数式的要求求出加到每个数据输入端D0D3的C的值。选择器输出Y便可实现逻辑函数F。 所以四选一数据选择器的地址端A1,A0为A、B，数据输入端D0D3为：0，C，1。三、实验仪器及材料1、双踪示波器或者万用表 一台2、数字电路实验仪 一台3、器件 74LS139 2-4线译码器 1片74LS153 双4选1数据选择器 1片 四、预习要求1预习译码器和数据选择器的工作原理。2用数据选择器对实验内容中函数式进行预设计。五、实验内容1、译码器功能测试将74LS139译码器按图53接线。按图53输入电平分别位置，填输出状态表。 图53表51输入输出始能选择BAY0Y1Y2Y3HXXLLLLLHLHLLHH2、译码器转换将双24线译码器转换为38线译码器。（1）画出电路转换图。（2）在实验箱上接线并验证设计是否正确（3）设计并填写该38线译码器功能表。3数据选择的测试及应用（1）将双4选1数据选择器74LS153参照图53接线，测试其功能并填写功能表(2)用74LS153实现下列函数A、构成全加器 全加器和数S及向高位进位数Cn的逻辑方程为 B、 构成函数（3）分析上述实验结果并总结数据选择器作用。六、 实验报告1、整理实验数据、图表并对实验结果进行分析讨论2、画出实验内容2、3的接线图3、总结译码器和数据选择的使用体会。阶段测试1：学期中期知识点测试项目训练项目内容：训练项目1：电灯开关控制电路设计需求：用与非门设计一个楼上、楼下开关控制逻辑电路，来控制楼梯上的电灯。要求在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯（要求有详细的设计过程）。训练项目2：电动机组控制电路设计需求：某学校有三个实验室，每个实验室各需2kW电力。这三个实验室由两台发电机组供电，一台是2kW，另一台是4kW。三个实验室有时可能不同时工作，试设计一逻辑电路，使资源合理分配。训练项目3：水泵控制电路设计需求：有一个水箱由大小两台水泵ML和MS供水，如下图所示，水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时，ML和MS同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。训练项目4：火灾报警电路设计需求：训练项目5：判断电路设计需求：训练项目6：表决电路设计（1）需求：设计一个三人表决电路。在表决一般问题时，以多数同意为通过。在表决重要问题时，必须一致同意才能通过。用8选1数据选择器74LS151实现该电路实现上述功能。训练项目7：表决电路设计（2）需求：用8选1数据选择器74HC151设计一个组合逻辑电路。该电路有3个输入逻辑变量ABC和1个工作状态控制变量M，当M=0时电路实现意见一致功能（ABC状态一致时输出为1，否则输出为0），而M=1时电路实现多数表决功能，即输出与ABC中多数的状态一致。实验六 触发器： 一、实验目的：1验证基本RS触发器、门控D触发器、边沿JK触发器的逻辑功能；2熟悉常用触发器的使用方法；二、实验仪器、设备、元器件：1数字逻辑电路实验仪 1台 2四2输入与非门74LS00芯片 1片3六反向器74LS04芯片 1片4双JK触发器74LS76芯片 1片5. 双D触发器74LS74芯片 1片6示波器或万用表 1片三、预习要求：1复习各类触发器的电路结构及逻辑功能；2分析主从JK触发器和维持-阻塞型D触发器的出发边沿有何不同；3了解触发器之间的功能转换方法。四、实验内容和步骤：1基本RS触发器功能测试按图6.1所示连线，电路为用与非门构成的基本RS触发器， 、 接逻辑开关A、B，Q、 接指示器。改变 、 的状态，观察输出Q和 的状态。填写实验结果入表6.1，并写出特性方程表达式。图6.1表6.1 功能表Q功能说明00011011RS触发器逻辑功能：_特性方程 =_RS触发器状态转换图：_2门控D触发器功能测试按图6.2所示连接电路，改变信号输入段分别接逻辑开关E、D。改变E、D的输入状态，观察输出端Q的状态，填写实验结果表6.2，并写出其特性方程。表6.2 功能表EDQ功能说明00 01 10 11 图6.2D锁存器功能：_特性方程= _D锁存器状态转换图：_3边沿JK触发器的功能测试触发器是具有记忆功能的二进制信息存贮器件，是时序逻辑电路的基本单元之一。触发器按逻辑功能可分RS、JK、D、T触发器；按电路触发方式可分为主从型触发器和边沿型触发器两大类。 图63所示电路由两个“与非”门交叉耦合而成的基本R触发器，它是无时钟控制低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器的最基本单元。基本RS触发器也可以用两个“或非”门组成，它是高电平直接触发的触发器。 图6-3 图64 图65JK触发器是一种逻辑功能完善，通用性强的集成触发器。在结构上可分为主从型JK触发器和边沿型JK触发器。在产品中应用较多的是下降边沿触发的边沿型JK触发器。JK触发器的逻辑符号如图64所示。它有三种不同功能的输入端，第一种是直接置位、复位输入端，用 和表示。在 = 0，= 1或= 0，= 1时，触发器将不受其它输入端状态影响，使触发器强迫置“1”（或置“0”），当不强迫置“1”（或置“0”）时，、都应置高电平。第二种是时钟脉冲输入端，用来控制触发器翻转（或称作状态更新），用CP或CLK表示（在国家标准符号中称作控制输入端，用C表示），逻辑符号中CP端处若有小圆圈，则表示触发器在时钟脉冲下降沿（或负边沿）发生翻转，若无小圆圈，则表示触发器在时钟脉冲上升沿（或正边沿）发生翻转。第三种是数据输入端，它是触发器状态更新的依据，用J、K表示。JK触发器的状态方程为 本实验采用74LS76双JK触发器，是下降边沿触发的边沿触发器，其引脚排列如图65所示。按图6.7所示边沿JK触发器电路连线，J、K、 、分别接逻辑开关J、K、S、R，CP时钟脉冲信号接逻辑开关C，输出Q和 端接电平指示器。改变J、K状态，观察输出端Q和 的状态；改变 、的状态，观察输出端Q和 的状态。填写实验真值表6.7，并写出其特性方程。逻辑电平开关发光二极管 图6.7 表6.7 功能表CPJ K 功能说明 0 11 0()0 01 1()0 11 1() 1 01 1()1 11 1JK触发器功能：_ JK触发器特性方程=_端名称为_功能：_端名称为_功能：_JK触发器状态转换图：_4. 维持一阻塞型D发器功能测试。D触发器是另一种使用广泛的触发器，它的基本结构多为维阻型。D触发器的逻辑符号如图68所示。D触发器是在CP脉冲上升沿触发翻转，触发器的状态取决于CP脉冲到来之前D端的状态，状态方程为本实验采用74LS74型双D触发器，是上升边沿触发的边沿触发器，引脚排列如图69所示。 图68 图69双D型正沿边维持一阻塞型触发器74LS74的引脚排列如图69所示图中/PR，/CLR为异步置位1端，置0端（或称异步位置，复位端）。CLK为时钟脉冲端。试按下面步骤做实验：（1）分别在/PR，/CLR端加低电平，观察并记录Q，/Q端状态的变化。（2）令/PR，/CLR端为高电平，D端分别接高，低电平，用点动脉冲作为CLK，观察并记录当CP为0，1，时Q端状态的变化。（3）当/PR=/CLR=1、CLK=0（或CP=1），改变D端信号，观察Q端状态是否变化，整理上述实验数据，将结果填入下表56中。（4）/PR=/CLR=1，将D和Q端相连，CLK加连续脉冲，用双踪示波器观察并记录Q相对于CLK的波形。 表69/PR/CLRCLKDQnQn+10 0XX10XX110111110(1)X五、实验报告要求：1记录个触发器的逻辑功能，整理实验测试结果；2总结触发器个输入端的作用；3比较基本RS触发器、门控D触发器、边沿JK触发器的逻辑功能、出发方式有何不同。实验七 时序电路的分析与设计一、实验目的 1、掌握一般同步时序电路的功能测试方法2、学会自行设计同步时序电路。二、实验原理分析一个时序电路：就是要找出给定时序电路的逻辑功能。1、 写方程式经仔细观察、分析给定的时序电路，然后逐一写出：（1）时钟方程：各个触发器时钟信号的逻辑表达式；（2）输出方程：时序电路各个输出信号的逻辑表达式；（3）驱动方程：各个触发器同步输入端信号的逻辑表达式。 2、求状态方程把驱动方程代入相应触发器的特性方程，即可求出时序电路的状态方程，也就是各个触发器次态输出的逻辑表达式。因为任何时序电路的状态，都是由组成该时序电路的各个触发器来记忆和表示的。3、列状态表 把电路输入和现态的各种可能取值，代入状态方程和输出方程进行计算，求出相应的次态和输出，列成状态表。4、画状态图和时序图画状态图和时序图时应注意以下几点：（1）状态转换是由现态转换到次态，不是由现态转换到现态，也不是由次态转换到次态；（2）输出信号是现态和输入信号的函数，不是次态和输入信号的函数；（3）画时序图时要注意，只有当CP触发沿到来时相应的触发器才会更新状态，否则只会保持原状态不变。5、电路的逻辑功能说明一般情况下，用状态表或状态图就可以反映电路的工作特性。但是，在实际应用中，各个输入、输出信号都有确定的物理含义，常常需要结合这些信号的物理含义，进一步说明电路的具体功能，或者结合时序图说明时钟脉冲与输入、输出及内部变量之间的时间关系。同步时序电路设计的一般步骤。1、 分析设计要求，进行逻辑抽象，建立原始状态图（1）分析设计要求，确定输入变量、输出变量、电路内部状态间的关系及状态数；（2）定义输入变量、输出变量逻辑状态的含义，进行状态赋值，对电路的各个状态进行编号；（3）按照题意建立原始状态图。2、进行状态化简，求最简状态图 （1）确定等价状态。在原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，都是等价状态。 （2）合并等价状态，画最简状态图。对电路外部特性来说，等价状态是可以合并的，多个等价状态合并成一个状态，即可画出最简状态图。 3、进行状态分配，画出用二进制数进行编码后的状态图 （1）确定二进制代码的位数 如果用M表示电路的状态数，用n表示要使用的二进制代码的位数，那么根据编码原理，应根据下列不等式来确定n： （2）对电路状态进行编码 n位二进制代码有2n种不同取值，用来对M个状态进行编码，方案有很多种。如果选择恰当，则可得到比较简单的设计结果；反之，如果方案选择不好，则设计出来的电路就会复杂。至于如何才能获得最佳方案，目前尚无普遍有效的方法，常常要经过仔细研究，反复比较才会得到较好的方案，这里既有技巧问题，也与设计经验有关。（3）画出编码后的状态图状态编码方案确定之后，就可画出用二进制代码表示电路状态的状态图。在这种状态图中，电路次态、输出与现态及输入间的函数关系都完全被确定了。4、选择触发器，求时钟方程、输出方程和状态方程 （1）选择触发器 在设计时可供选择的是JK触发器和D触发器，前者功能齐全使用灵活，后者控制简单设计容易，在中、大规模集成电路中应用广泛。至于触发器的个数，就是用于对电路状态进行编码的二进制代码的位数，即为n。（2）求时钟方程对于同步时序电路，各个触发器的时钟信号都选用输入CP脉冲即可。（3）求输出方程可以从状态图中规定的输出与现态和输入的逻辑关系写出输出信号的标准与或表达式，用公式法求其最简表达式；或者由状态图画出输出信号的卡诺图，再用图形法求最简表达式当然更好。要注意的是，无效状态对应的最小项应该当作约束项处理，因为在电路正常工作时，这些状态是不会出现的。（4）求状态方程既可以由状态图直接写出次态的标准与或表达式，再用公式法求最简与或式；也可以画出卡诺图，用图形法求次态的最简与或式。注意不管使用哪种方法，都要尽量使用约束项无效状态所对应的最小项进行化简。5、求驱动方程 （1）变换状态方程，使之具有和触发器特性方程相一致的表达式形式。 （2）与特性方程进行比较，按照变量相同、系数相等、两个方程必等的原则，求出驱动方程，即各个触发器同步输入端信号的逻辑表达式。6、画出逻辑电路图 （1）先画触发器，并进行必要的编号，标出有关的输入端和输出端。 （2）按照时钟方程、驱动方程和输出方程连线。有时还需要对驱动方程和输出方程作适当变换，以便利用规定的或已有的门电路。 7、检查设计的电路能否自启动 （1）将电路无效状态依次代入状态方程进行计算，观察在输入CP信号操作下能否回到有效状态。如果无效状态形成了循环，则所设计的电路不能自启动，反之则能自启动。注意计算时所使用的应该是与特性方程做比较的状态方程，该方程就自身来说不一定是最简的。（2）若电路不能自启动，则应采取措施予以解决。例如，可以修改设计重新进行状态分配，也可以利用触发器的异步输入端强行预置到有效状态等。三、实验仪器及材料1数字电路实验仪 一台2器件： 74LS76 双下降沿J-K触发器 1片 74LS74 双D触发器 1 片74LS00 四二输入与非门 1片74LS86 四二输入异或门 1片74LS54 2-3-3-2输入与或非门 1片四、预习要求1、预习同步时序电路的一般分析方法和设计方法。2、画出实验内容2的电路图。五、实验内容1、同步时序电路的功能测试图71所示电路为一般的同步时序电路。图中X为输入量，Z为电路的输出。FF1，FF2用74LS76双下降沿触发的触发器。完成电路的接连图。用点动脉冲作为时钟CP，测试电路的功能，记录触发器的状态，并将结果画成状态转换图的形式。图71 同步时序电路2、同步时序电路的设计 图中72所示为某同步时序电路的状态转换图。若考虑用两个D触发器来实现该电路，且S0，S1，S2的Q2Q1状态分别取为00，01，10来表示，写出状态方程、驱动方程和输出方程，设计该电路，画出电路图，并用实验验之。图72状态转换图六、实验报告1、记录实验数据并画出实验内容要求的状态转换图。2、画出实验2的电路图。3、总结时序电路特点、分析方法和设计方法。实验八 计数器MSI芯片的测试及应用一、实验目的1、掌握计数器的工作原理。2、熟悉同步计数器的逻辑功能及其使用方法。3、熟悉用中规模集成电路计数器实现任意进制计数器。二、实验原理 计数器是常用的中规模集成电路（MSI）