毕业设计（论文）-数字频率计的设计.doc

xxxxx大学毕 业 论 文 （设 计）题目：数字频率计的设计学生姓名学 号专 业电子信息工程班 级2008级1班指导教师学 部计算机科学与电气工程答辩日期2012年5月19日黑龙江东方学院本科生毕业论文（设计）任务书姓名学号0专业班级电子信息工程08级1班毕业论文（设计）题目：数字频率计的设计毕业论文（设计）的立题依据数字频率计在电子系统的应用领域内是一种应用很广泛的仪器，到处可见到。在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得更为重要。主要内容及要求本文提出了数字频率计设计的多种方案，重点介绍了用multisim10.1为核心，实现频率测量的数字频率计设计。文章对频率测量过程中数据误差的来源进行了探讨，提出了减小误差的措施。最后，文章还对频率计的设计方案提出了可扩展的地方,本设计主要用硬件电路实现。进度安排12月12日选题12月13日12月29日接受指导老师的指导12月30 日1 月17日拟定论文大纲1 月18日2 月26日搜集、查阅、整理相关资料2 月27日3 月27日初稿形成3 月28日4 月8 日初稿审定4 月9 日4 月17日第一次修改4 月18日4 月22日第一次审定4 月23日5 月3 日第二次修改5 月4 日5 月9 日定稿5 月10 日5 月18日论文评阅小组评审论文（设计）5 月19日毕业论文（设计）答辩学生签字：指导教师签字：年 月 日黑龙江东方学院本科毕业论文（设计）数字频率计的设计摘要本文提出了数字频率计设计的多种方案，重点介绍了用multisim10.1为核心，实现频率测量的数字频率计设计。测频的基本原理是采用在高频段直接测频法，在低频段测周期法的设计思路；硬件部分由放大电路、整形电路、闸门时基控制电路、逻辑控制电路、555定时器构成的多谐振荡器、计数器、锁存器、共阴极的显示器组成、设计的频率计测量范围能够达到，满足所要求的频率范围，测量精度较高，平均相对误差较小。另外，文章对频率测量过程中数据误差的来源进行了探讨，提出了减小误差的措施。最后，文章还对频率计的设计方案提出了可扩展的地方。本设计主要用硬件电路实现。关键词：数字频率计；频率测量；multisim10.1关键词与摘要内容隔行书写，词条用小四号宋体字，词条间用分号（；）隔开，3-5个关键词the design of digital frequency meterabstractthis article proposes many kinds of plans design digital frequency meter. focuses on the core with multisim10.1 to realize the digital frequency meter measuring frequency design.the basic principle of frequency measurement is used in high frequency direct frequency measurement method, measured in the low frequency cycle of method design ideas; hardware from the amplifier, shaping circuit, the gate time base control circuit, the logic control circuit, consisting of 555 timers to thank oscillator, counter, latch, composed of common cathode display, designed for measuring the frequency range to achieve the , to meet the required frequency range, high accuracy, the average relative error is small. in addition, the article data in the frequency measurement error sources were discussed, proposed measures to reduce the error. finally, the article also made the design of frequency meter that can be extended place. the main use of hardware circuit design.keywords: digital frequency meter；frequency measurements；multisim10.1.小提示：当需要从网站或者文档复制到本文档时，先将文字复制到文本文档，然后再从文本文档复制到本文档的相应位置，这样就能够保证格式是正确的！此行不会被打印千万不要删除行尾的分节符，此行不会被打印。(在word菜单-工具-选项-视图标签中，格式标记部分请全部打对号，这样就可以看到隐藏的分节符和空格等信息了)-ii-目录摘要iabstractii第1章 绪 论11.1 概述11.1.1 数字频率计的发展趋势之一11.1.2 数字频率计的发展趋势之二21.2 数字频率计的设计过程31.3 本章小结3第2章 数字频率计的设计方法、种类、技能指标及应用软件42.1 数字频率计测量频率的方法42.2 数字频率计的种类52.3 数字频率计的需求分析62.3.1 问题基本描述62.3.2 系统模块分解及各模块功能的基本要求72.4 数字频率计的主要性能指标82.4.1 频率准确度82.4.2 频率测试范围82.4.3 数字显示位数82.4.4 测量时间82.5 multisim10.0计算机仿真软件的介绍82.6 本章小结9第3章 数字频率计频率测量原理103.1 数字频率计的基本原理103.2 频率计实现113.3 本章小结11第4章 数字频率计的设计方案及设计要求124.1 数字频率计的设计方案124.2 数字频率计的设计要求134.3 数字频率计的硬件电路的调试及模块的分析134.3.1 数字频率计的硬件电路的调试134.3.2 数字频率计的硬件电路的模块分析144.4 本章小结15第5章 数字频率计的系统设计175.1 数字频率计硬件电路图的连接及分析175.2 数字频率计误差的分析225.2.1 计数误差235.2.2 时基误差245.2.3 触发误差245.3 数字频率计的扩展245.4 本章小结24结 论26参考文献27附录28致 谢29千万不要删除行尾的分节符，此行不会被打印。在目录上点右键“更新域”，然后“更新整个目录”黑龙江东方学院本科毕业论文（设计）数字频率计的设计第1章 绪 论1.1 概述 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。本次设计的数字频率计以at89c52为核心，在软件编程中采用的是c51语言，测量采用了多周期同步测量法，它避免了直接测量法对精度的不足，同时消除了直接与间接相结合方法，需对被测信号的频率与中介频率的关系进行判断带来的不便，能实现较高的等精度频率和周期的测量。1.1.1 数字频率计的发展趋势之一从以前的模拟器件设计数字频率计逐步转变为数字芯片设计数字频率计。这样的转变使得频率计的设计更趋于自动化、智能化。现在的电子产品主要是采用eda技术和单片机技术作为核心控制系统，辅以外围电路，制成高端数字化产品。频率计正是朝着这个方向发展1。eda技术是以计算机为工具，在eda软件平台上，根据硬件描述语言vhdl完成设计文件，自动地完成逻辑编译、化简、分割、综合及优化布局线、仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。fpga/cpld是高密度现场可编程逻辑芯片，能够将大量的逻辑功能集成于一个单个器件中，它提供的门数从几百门到上百万门，可以满足不同的需要。数字频率计借助于eda工具fpga/cpld进行开发有很大的优越性：（1）编程方式简便、先进。（2）高速。（3）高可靠性。（4）开发工具和设计语言标准化，开发周期短。（5）功能强大，应用广阔。这样的优点使得数字频率计的设计变得简单。但同时，采用eda技术开发频率计存在一个缺点：对电路进行逻辑综合优化时，最终设计和原始设计在逻辑实现和时延方面有一定的误差，这样使得频率计的测量精度受到很大影响。因此eda技术还需要不断地改进，以解决在测量时存在的问题，适应电子产品测量的要求。但肯定的是，用eda技术进行电子产品的设计、开发是有很大发展前景的1。单片机技术设计数字频率计是现阶段电子产品开发时采用的主要技术，它在今后的一段时间内仍然占据着主导地位。单片机是单片微型计算机的简称，将把微型计算机的三大组成部分（cpu+存储器+i/o接口）和一些实时控制所需要的功能器件集成在该芯片上，来实现计算机的部分功能。在实际应用中大都嵌入到控制系统中，所以单片机系统也叫嵌入式系统。现在国内单片机应用中最常见的有intel公司的mcs系列，microchip公司的pic16系列，台湾凌阳公司的spce061x系列。单片机设计数字频率计有着很多的优点：（1）集成度高。（2）系统结构简单，性价比高。（3）系统扩展方便。（4）抗干扰性能强，可靠性高。（5）处理能力强，速度快。（6）开发方便。（7）兼容性好。另外，单片机内部强大的运算能力和控制功能，使得开发像频率计这样对测量精度要求很高的电子仪器时，变得更加的有效。内部丰富的存储资源，能够满足频率计设计的各种不同需要。可以说，单片机的进步指导着频率计的发展方向。1.1.2 数字频率计的发展趋势之二在功能上从以前的仅实现单一频率测量扩展到还能测量周期、占空比、脉宽等各种参数指标。数字技术的不断成熟，使得在一块很小的板子上制作大规模、多功能的电子产品变得非常的容易、方便。当然，功能的实现是以强大的软件技术做后盾的。以后的频率计等测量仪器将在编程语言的不断优化下，数字技术的不断完善下实现更多的功能2。1.1.2.1 数字频率计的发展趋势之三频率计虚拟化。随着计算机的普及，利用计算机做显示和操作平台的虚拟仪表，也越来越被广泛运用。目前主流的开发平台是ni公司的labview。电子测量技术的发展，单片机技术和大规模可编程数字逻辑电路的普及，为频率测量的结构简单化提供了技术基础，使得频率测量正朝着高灵敏度、高可靠性、全集成化和智能化方向发展。智能化芯片的运用，使得同一硬件具有多种不同的功能，为多样化、系列化带来了便利。以后数字化智能频率计将在满足测量要求和实现功能的同时，也为操作频率计的人，带来使用上的方便和舒适。总之，数字频率计正向着更高的精确度，更低的测量误差，更多的功能实现，更少的价格，更人性化，更智能方向发展。1.2 数字频率计的设计过程数字频率计设计的过程首先要提出设计的要求、标准及实现的内容。通过数字频率计的设计方法及其种类提出本设计的具体方案，并介绍本设计方案的原理。根据设计方案选择应用的软件。根据原理设计具体的电路图，该电路应满足设计的要求。然后对电路图进行分析、对参数进行调试以满足设计的理论要求。接下来对整体的电路图进行仿真，如果仿真波形与理论有差别，应该继续调试个器件的参数，以满足设计的理论要求。最后对设计进行误差的分析3。1.3 本章小结在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手段之一。第2章 数字频率计的设计方法、种类、技能指标及应用软件2.1 数字频率计测量频率的方法频率测量方法模拟法数字法直读法比较法电桥法谐振法拍频法差频法示波法李沙育图形法测周期法电容充放电式电子计数式直读法又称无源网络频率特性测量法；比较法是将被测频率信号与已知频率信号相比较，通过观、听比较结果，获得被测信号的频率；电容充放电式计数法是利用电子电路控制电容器充放电的次数，再用电磁式仪表测量充放电电流的大小，从而测出被测信号的频率值；电子计数法是根据频率定义进行测量的一种方法，利用电子计数器显示的单位时间内通过被测信号的周期个数来实现频率的测量4。由于电子计数式测量频率具有精度高、测量范围宽、显示醒目直观、测量迅速以及便于实现测量过程自动化等一系列优点而被广泛使用。电子计数式测量频率有以下几种方法：（1）脉冲数定时测频法（m法）：记录在确定时间里待测信号的脉冲个数。其特点是：测量方法简单；测量精度与待测信号频率和门控时间有关，当待测信号频率较低时，误差较大。（2）脉冲周期测频法（t法）：在待测信号的一个周期里记录标准频率信号变化次数。此法低频检测时精度高，但高频检测时误差较大。（3）脉冲数倍频测频法（am法）：此法是为克服m法在低频测量时精度不高的缺陷发展起来的。通过a倍频，把待测信号频率放大a倍，以提高测量精度。其特点是待测信号脉冲间隔减小，间隔误差降低；低频测量精度比m法高a倍，但控制电路较复杂。（4）脉冲数分频测频法（at法）：此法是为了提高t法高频测量时的精度而发展起来的。由于t法测量时要求待测信号的周期不能太短，所以可通过a分频使待测信号的周期扩大a倍。其特点是高频测量精度比t法高a倍；但控制电路也较复杂。（5）脉冲平均周期测频法（m/t法）：此法是在闸门时间内，同时用两个计数器分别记录待测信号的脉冲数m和标准信号的脉冲数。其特点是在测高频时精度较高；但在测低频时精度较低。（6）多周期同步测频法：是由闸门时间与同步门控时间共同控制计数器计数的一种测量方法，待测信号频率与m/t法相同。此法的优点是：闸门时间与被测信号同步，消除了对被测信号计数产生的1个字误差，测量精度大大提高，且测量精度与待测信号的频率无关，实现了在整个测量频段等精度测量5。2.2 数字频率计的种类（1）、采用中小规模数字集成电路，用机械式功能转换开关换挡，完成测量频率、周期以及脉宽等功能的计数器。此种数字频率计是较早时期的电子产品，到现在中小规模集成电路应用技术不断完善时，它的应用也不断得到加强。但很明显，此种数字频率计已处于淘汰阶段，由于其自身不具备智能化、自动化，完全借助于机械示的操作，对一些智能的频率计功能已无法完成，所以，现在使用这种数字频率计的已经很少6。（2）、采用现场可编程门阵列（cpld/fpga）作为系统控制核心制成的数字频率计。它通过eda技术和硬件描述语言（vhdl）对进行数字频率计的设计。这种技术是在近几年才发展起来的新技术，具有很大的发展空间和应用价值。（3）、采用单片机为系统控制核心的数字频率计。这种数字频率计具有非常明显的优势：体积小，所用芯片少，精度高，测量范围广，易于扩展功能，智能化、自动化强度高，便于控制。因此采用单片机技术设计数字器件已逐渐成为主流7。2.3 数字频率计的需求分析数字频率计是一种应用很广泛的仪器电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。集成电路的类型很多，从大的方面可以分为模拟电路和数字集成电路2大类。数字集成电路广泛用于计算机、控制与测量系统，以及其它电子设备中。一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的一个特点。数字集成电路作为电子技术最重要的基础产品之一，已广泛地深入到各个应用领域2.3.1 问题基本描述所谓频率，就是周期信号在单位时间（1秒）内变化的次数。频率计的测量范围为1mhz，为了测量精确量程分别为10khz,100khz,1000khz和1mhz四个档。即最大读数分别为9.999khz,99.99khz,999.9khz,999mhz。要求两成自动换挡。其具体功能如下：(1)当量程超过999时，自动增大一档，下一次测量时量程大一档；(2)当超过测量范围时，显示溢出，报警器报警。(3)小数点位置随量程变化自动移位。(4)采用记忆显示方法，在测量过程中不显示数据，在测量完成以后显示测频结果，并将此结果 保存到下次测量结束，显示时间不少于1秒。(5)根据频率计的测频原理，可以选择合适的时基信号即阀门时间，对输入信号脉冲进行计数，实现测频的目的。(6)根据数字频率计的设计原理，可以将数字频率计设计分为五个模块来实现其功能。即分频模块，控制模块，计数模块，锁存模块和显示模块。用cldh语言进行编程。(7)弄清什么情况下是测频率，就是选择合适的时基信号的问题。测频率时以输入信号作为时钟信号，因为输入信号的频率大于频率计的基准频率。判断计数器计数清零判断报警锁存器锁存超量程不超量程清零开始选择档位译码显示结束片选信号图2-1 数字频率计的系统流程图2.3.2 系统模块分解及各模块功能的基本要求计数器在各个档是被反复应用的，如果在各个档分别设计计数器就造成资源的浪费，而且在测周期和频率的时候，计数器的时基信号和输入信号要进行调换，但计数功能是一样的，所以将计数器设为单独的模块。七段译码器也是被重复使用的，也设成单独的模块，这样的话就不用在重复使用的时候重复书写译码电路了。总体来说数字频率计分为五个模块来设计，即分频模块计数模块，锁存模块，预测控制信号发生器，显示模块。分频模块为计数模块提供1秒的阀门时间。计数模块是整个程序的核心，它完成在1秒的时间里对被测信号计数的功能，并通过选择输出数据实现自动换挡的功能。锁存模块在信号l的下降沿到来时将信号a4,a3,a2,a1锁存。显示模块对应于数码管片选信号，将相应的数据送出，其中档位也通过数码管显示。2.4 数字频率计的主要性能指标2.4.1 频率准确度一般用相对误差来表示，即 （2-1） 式（2-1）中，为量化误差(即1个字误差)，是数字仪器特有的误差。当闸门t选定后，fx越低量化误差越大；为闸门时间的相对误差，主要由时基电路标准频率的准确度决定，8。2.4.2 频率测试范围在输入电压符合频率规定要求值时，能正常进行测量的频率区间称为频率测量范围。频率测量范围主要由放大整形电路的频率响应决定。2.4.3 数字显示位数频率计的数字显示位数决定频率计的分辨率。位数越多，分辨率越高。2.4.4 测量时间频率计完成一个测量所需要的时间，包括准备、计数、锁存和复位时间9。2.5 multisim10.0计算机仿真软件的介绍multisim10.0是美国ni公司推出的eda(elec2tronic design automatic，电子设计自动化技术)软件的一种，包括有电子电路仿真设计的模块multisize、设计软件pcb antibillboard、布线引擎roulette及通信电路分析与设计模块commsim4个部分，这4个部分相互独立，可以分别使用。并且在multisim10.0中，引入了n i公司独创的、先进的labview(labora2 tory virtual instrument engineering workbench)技术，该技术是一种图形化的编程语言和开发环境。电子产品设计人员利用这个软件可对所设计的电路进行仿真和调试，一方面可以验证所设计的电路是否能达到设计要求和技术指标；另一方面，又可以通过改变电路的结构、元器件参数，使整个电路的性能达到最佳。根据仿真电路的结果，将实际电路制作出来。这样不仅降低了电路的设计成本，同时也缩短了产品的研发周期。这是一种目前世界上越来越被广大工程应用的软件。multisim10.0作为国际上流行的电子电路辅助设计和分析软件，其强大的虚拟原器库和软件仿真功能，为电路设计提供了先进、高效的设计平台技术人员所熟悉和掌握的先进的设计理念和技术10。2.6 本章小结本文着重分析了数字频率计的测量频率的方法、数字频率计的种类，数字频率计的需求分析，以及数字频率的数字显示位数和测量时间，并介绍了multisim10.0计算机仿真软件。用multisim10.0软件设计。特点：一方面可以验证所设计的电路是否能达到设计要求和技术指标；另一方面，又可以通过改变电路的结构、元器件参数，使整个电路的性能达到最佳。根据仿真电路的结果，将实际电路制作出来。这样不仅降低了电路的设计成本，同时也缩短了产品的研发周期。这是一种目前世界上越来越被广大工程应用的软件。注意：除第一章绪论外，其他每一章都应该有一个本章小结第3章 数字频率计频率测量原理3.1 数字频率计的基本原理由于频率计测周期的原理与频率计直接测频率的原理正好相反，所以本设计只对频率计直接测频法的硬件电路图进行研究以实现数字频率计的直接测量频率，但对频率计的测周期法的原理有一定的介绍11。频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器 电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路12。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。 集成电路的类型很多，从大的方面可以分为模拟电路和数字集成电路2大类。数字集成电路广泛用于计算机、控制与测量系统，以及其它电子设备中。一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的一个特点。数字集成电路作为电子技术最重要的基础产品之一，已广泛地深入到各个应用领域.vhdl（very high speed integrated circuit hardware description language,超高速集成电路硬件描述语言）诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，目前已经成为ieee（the institute of electrical and electronics engineers）的一种工业标准硬件描述语言。相比传统的电路系统的设计方法，vhdl具有多层次描述系统硬件功能的能力，支持自顶向下（top to down）和基于库（library based）的设计的特点，因此设计者可以不必了解硬件结构。从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用vhdl对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的cpld器件中去，从而实现可编程的专用集成电路的设计。数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程逻辑器件的广泛应用，以eda工具作为开发手段，运用vhdl语言,将使整个系统大大简化,提高整体的性能和可靠性。3.2 频率计实现频率计的结构包括一个测频率控制信号发生器、一个计数器和一个锁存器。（1）测频率控制信号发生器设计频率极的关键是设计一个测频率控制信号发生器，产生测量频率的控制时序。控制时钟信号clk取为1hz，2分频后即可查声一个脉宽为1秒的时钟test-en，一此作为计数闸门信号。当test-en为高电平时，允许计数；当test-en由高电平变为低电平（下降沿到来）时，应产生一个锁存信号，将计数值保存起来；锁存数据后，还要在下次test-en上升沿到之前产生零信号clear，将计数器清零，为下次计数作准备13。 （2）计数器计数器以待测信号作为时钟,清零信号clear到来时,异步清零;test-en为高电平时开始计数。计数是以十进制数显示,本文设计了一个简单的10khz以内信号的频率机计，如果需要测试较高的频率信号，则将dout的输出位数增加，当然锁存器的位数也要增加。（3）锁存器当test-en下降沿到来时，将计数器的计数值锁存，这样可由外部的七段译码器 译码并在数码管显示。设置锁存器的好处是显示的数据稳定，不会由于周期性的清零信号而不断闪烁。锁存器的位数应跟计数器完全一样14。3.3 本章小结本文介绍了数字频率计的设计原理和基本实现，当系统正常工作时，标准时钟发生器提供的1hz的输入信号，经过控制模块进行信号的变换，产生计数信号，被测信号送入计数模块，计数模块对输入的矩形波进行计数，将计数结果送入锁存器中，保证系统可以稳定显示数据，译码电路将二进制表示的计数结果转换成相应的能够在七段数码显示管上可以显示的十进制结果。在数码显示管上可以看到计数结果。第4章 数字频率计的设计方案及设计要求4.1 数字频率计的设计方案数字频率计直接测频法的系统测频部分采用中小规模数字集成电路，完成频率计直接测量功能。原理框图如图4-1所示。该方案的特点是中小规模集成电路应用技术成熟，能可靠的完成频率计的基本功能，但由于系统功能要求较高，所以电路过于复杂。采用multisite10.0进行设计和仿真时，由于设计的电路较大,不能在一张电路图中放置所有的元件，故综合运用multisite10.0中的多层次设计功能和总线设计方法。首先，在新建项目窗口下建立3个子电路（页）电路；其次，将整体电路图分成时基电路(时基电路)，逻辑控制电路（逻辑控制电路）放大整形电路(包括放大和整形电路) ，3个局部电路图，分别创建在3个子电路（页）中，在创建局部电路中为简化电路，可采用总线设计方法。最后，为实现和完成多页电路间的链接，在局部电路图中需放置多页连接器，连接多页连器到电路中，并修改多页连接器的标号，标号相同的连接器表示它们有导线连接关系。另外，建立多少个子电路和如何将整体电路分解是根据设计思路需要，因人而宜15。逻辑控制电路时基电路放大整形电路译码显示器锁存器计数器闸门电路图4-1 数字频率计测频率的基本原理组成框图4.2 数字频率计的设计要求(1)、选用的主要器件：表4-1 连接电路的主要器件器件555定时器计数器74ls90锁存器74ls273译码器74ls48个数1 片4 片2 片4 片器件sn74123n显示器晶体三极管二极管个数2 片4 片1 个1 个器件与非门vccgnd电阻个数若干若干若干若干器件电容滑动变阻器开关信号发生器个数若干2 个1 个1 个(2)、主要的技术指标：频率测量范围1hz9999hz；被测信号=0.2v5v （正弦波）(3)、显示及工作方式：4位十进制数显示，小数点自动定位，单位显示灯自动显示。(4)、设计步骤与要求：拟定数字频率计的组成框图，设计安装各单元电路。 按照给定的技术指标，检测数字频率计是否满足要求。 画出数字频率的整体逻辑电路图16。4.3 数字频率计的硬件电路的调试及模块的分析4.3.1 数字频率计的硬件电路的调试(1)、接通电源后，用双踪示波器（输入耦合方式置dc档）观察时基电路的输出波形，其中t1=1s,t2=0.25s，否则重新调节时基电路中的r1和r2的值或调解滑动变阻器接入电路中的值，使其满足要求。然后，改变示波器的扫描速度按钮，观察sn74123n的13脚和12脚的波形，看是否满足要求17。(2)、将4片计数器74ls90的2脚全部接低电平，锁存器74ls273的11脚都接时钟脉冲，在个位计数器的14脚加入计数脉冲，检查4位锁存器、译码器、显示器的工作是否工作正常。(3)、在放大电路的的输入端加入f=1000hz，vp-p=1v的正弦信号，用示波器观察放大电路和整形电路的波形，应为与被测信号相同频率的矩形脉冲波，显示器上的频率读数应为1000hz184.3.2 数字频率计的硬件电路的模块分析(1)放大整形电路放大整形电路是由晶体三极管和一定数量的与非门构成，其中由晶体三极管组成放大器将输入频率为fx的周期信号如正弦波，三角波，方波等进行放大。与非门构成施密特触发器，它对放大器的输出信号进行整形，使成为可以被计数器识别的矩形脉冲信号19。(2)时基电路时基电路的作用是产生一个标准的时间信号（高电平持续时间为），由定时器555构成的多谐振荡器产生（当标准时间的精确度要求较高的时候，通过晶体振荡器分频获得）。若多谐振荡器输出频率，那么多谐振荡器的输出波形中方波的高电平时间t1持续的时间为，低电平持续的时间应为，如果没有达到要求可以调节滑动变阻器使之满足条件。由公式t1=0.7(r1+r2)c和图t2=0.7r2c，可以计算出电阻r1、r2以及电容的值。若电容的取值为，则20 取标称值为 其中取为滑动变阻器为(3)逻辑控制电路逻辑控制电路的作用有两个：一是产生锁存脉冲，使显示器上的数字稳定；二是产生清零脉冲，使计数器每次测量从零开始计数。在时基信号结束时产生的负跳变用来产生锁存脉冲，锁存脉冲的负跳变又用来产生清零信号。锁存脉冲和清零信号可以由两个单稳态触发器sn74123n 产生，他们的脉冲宽度由电路的时间常数决定。设锁存脉冲和清零信号的脉冲宽度tw相同，如果要求tw=0.02s，则有公式可得 取,则 取标称值为由sn74123n单稳态触发器的功能表可以知道，当时，触发脉冲从端输入时，在触发脉冲的负跳变作用下，输出端1q可以获得一个正脉冲，1q端可以获得一个负脉冲，他的波形正好满足锁存脉冲和清零信号的波形要求。手动复位开关s按下时，计数器清零21。(4)锁存器锁存器的作用是将计数器在时间结束时所记得的数进行锁存，使显示器上能够稳定的此时计数器的值。当计数时间结束时，逻辑控制电路发出锁存信号，将此时计数器的值送到译码显示器中，进行频率测量的显示。选用8d锁存器74ls273就可以完成上述的功能要求当时钟脉冲cp的正跳变来到时，锁存器的输出等于输入，即q=d。从而将计数器的输出值送到锁存器的输出端。正脉冲结束后，无论d为什么值，输出端q的状态仍保持原来的状态不变。所以在计数期间内，计数器的输出不会送到译码显示器22。(5)计数器计数器不仅能用于对时钟脉冲的计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。计数器的种类非常的繁多，如果按照计数器中的触发器是否同时翻转分类，可以将计数器分为同步时和异步式两种，在同步计数器中，当时钟脉冲输入时触发器的翻转是同时进行的。而在异步式计数器中，触发的翻转有先有后，不是同时发生的。如果按照计数器中数字的编码方式分类，还可以分成二进制计数器、二十进制计数器、格雷码计数器等。所谓的异步式计数器是指计数器内个触发器的时钟信号不是来自同一个外接输入的时钟信号，因而各触发器不是同时翻转的计数器。这种计数器的技术速度慢。本设计采用的是异步式计数器74ls90，它是二-五-十进制计数器23。4.4 本章小结数字集成电路作为电子技术最重要的基础产品之一，已广泛地深入到各个应用领域.vhdl（very high speed integrated circuit hardware description language,超高速集成电路硬件描述语言）诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，目前已经成为ieee（the institute of electrical and electronics engineers）的一种工业标准硬件描述语言。相比传统的电路系统的设计方法，vhdl具有多层次描述系统硬件功能的能力，支持自顶向下（top to down）和基于库（library based）的设计的特点，因此设计者可以不必了解硬件结构。从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用vhdl对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的cpld器件中去，从而实现可编程的专用集成电路的设计。注意：除第一章绪论外，其他每一章都应该有一个本章小结第5章 数字频率计的系统设计5.1 数字频率计硬件电路图的连接及分析(1)、时基信号的硬件电路图及仿真图形：图5-1 时基电路的仿真波形（高电平持续时间为，低电平持续时间为）图5-2 时基信号的硬件电路图555定时器构成的多谐振荡器可以用作各种时钟脉冲发生器。如图（时基信号的硬件电路图），它是脉冲频率可以调整的矩形脉冲发生器，改变电容c可以获得超长时间的低频脉冲，调节滑动变阻器rp可以得到任何频率的脉冲和秒脉冲，1khz、10khz等标准脉冲。由于电容c的充放电回路时间常数不相等，所以电路的输出波形是矩形脉冲，矩形脉冲的占空比随频率的变化而变化。(2)、放大整形电路的硬件电路图及仿真波形：图5-3 放大整形电路的仿真波形图5-4 放大整形电路的硬件电路图图中xfg1是函数信号发生器，函数信号发生器作为给电路仿真提供测试信号的仪器，是模拟仿真中最重常用的仪器之一。函数信号发生器能够自动的产生正弦波、三角波、方波及锯齿波、阶梯波等电压波形。其电路中使用的器件可以是分立器件（如低频信号函数发生器s101全部采用晶体管），也可以是集成电路（如单片集成电路函数发生器icl8038）。本设计主要介绍由集成运算放大器与晶体管差分放大器组成的方波、三角波。正弦波函数发生器的设计方法。产生方波、三角波、正弦波的方案有很多种，如产生正弦波，然后通过整形电路将正弦波变换成方波，再由积分电路将方波变换成三角波；也可以先产生三角波方波，再将三角波变换成正弦波或将方波变换成正弦波。本设计是采用函数信号发生器产生正弦波，然后通过放大整形电路将正弦波变换成计数器所能识别的方波（矩形脉冲）。施密特触发器是脉冲波形变换中经常使用的一种电路，它在性能上有两个特点：、输入信号从低电平上升的过程中电路状态转换是对应的输入电平，与输入信号从高电平下降过程对应的输入转换电平不同。、在电路状态转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡利用这两个特点不仅能将边沿变化缓慢的信号波形整形为边沿陡峭的矩形波，而且可以叠加在矩形脉冲高、低电平上的噪声有效的清除。(3)、逻辑控制电路、闸门电路及仿真波形：图5-5 逻辑控制电路的仿真波形其中上、为时基电路产生的时基信号。中、为锁存器的锁存信号。下、为计数器的清零信号图5-6 逻辑控制电路的硬件电路图表5-1 sn74123n单稳态触发器功能表输入输入输入输出输出clr a b q q001101001101101(4)、整体的硬件电路图：整体的硬件电路图是由七段led显示器、74ls48译码器、74ls273锁存器、74ls90计数器四部分组成。图5-7 计数、锁存、译码、显示电路 表5-2 七段led显示器共阴极字型码功能表显示字符gfedcbadp字型码（共阴极）0011111103fh10000110006h2101101105bh3100111104fh41100110066h5110110106dh6111110107dh70000111007h8111111107fh9110111106fha1110111077hb111110007chc0111001039hd101111005ehe1111001079hf1110001071h.0000000180h全亮11111111ffh全灭0000000000h5.2 数字频率计误差的分析数字频率计测量数据时，由于各种原因，不可避免地将产生误差。误差的大小将直接影响到产品性能的好坏，因此最大限度地减小测量误差是大多数数字测量仪器的目的。数字频率计测量的误差由计数误差（），时基信号的误差（）和被测信号噪声引起的触发误差（）三部分组成， 即 (5-1) 下面我们将对数字频率计测量频率产生误差的原因， 影响及减少测量误差的措施加以分析。5.2.1 计数误差计数误差也称为末位读数不确定度或量化误差，是所有数字化测量仪器都存在的误差。对于频率测量是由于被测信号脉冲与门控脉冲间的相位是随机的以及计数器不能计出末位数字一个字以下的零头数而产生的1个字的误差。直接测频时计数误差对测频的影响数字频率计直接测频时，被测信号的频率为 （5-2）计数误差对测频误差的影响可由对（5-2）式求的微分得出 （5-3）由产生计数误差的原因可知，对于dn/n部分，无论闸门时间长短，计数法测频总存在1个单位的量化误差，即计数误差为1，所以 （5-4）又因为，所以 （5-5）减少计数误差的措施数字频率计直接测频时，计数误差对测频误差的影响随被测信号频率的降低而增大。但数字频率计测周期时，计数误差对测频误差的影响却随被测信号频率降低而减少。因此在测量中，需准确设定分界频率点fx0，当被测信号频率fxfx0时，以直接测频为宜；当fxfx0时，则以测量周期为宜。在实际测量中，增加显示的有效数字位数可降低计数误差对直接测频法和测周期法的影响。另外一种方法是通过全同步技术克服量化误差。两个定时器/计数器t0、t1分别对被测信号fx和时基信号fc进行计数，当同步控制器在单片机设定的时间内检测到fx和fc同步时便产生闸门信号，打开单片机计数器闸门，控制t0、t1开始计数。当经过一定时间再次检测到fx和fc 同步时，闸门信号关闭，计数器闸门关闭。由于它们在时间上是完全同步的，所以频率的测量精度与待测信号的频率无关，达到了减小计数误差的作用。5.2.2 时基误差通用计数器的时基都是由一个555定时器组成的振荡器。而通过计数器直接测频时的闸门时间和测周期时的时标脉冲都是由555定时器组成的振荡器的输出得到的。因此，测频时的闸门时间误差和测周期时的时标信号误差就是时基误差，也就是计数器内555定时器组成的振荡器的频率误差。5.2.3 触发误差