毕业设计（论文）-基于FPGA的DDS信号源设计.doc

大连交通大学信息工程学院毕 业 设 计 (论 文)题 目 基于fpga的dds信号源设计 学生姓名 专业班级 信息工程09-2班 指导教师 职 称讲师 所在单位 电气工程系信息工程教研室 教研室主任 完成日期 2013 年 6 月 28 日摘要随着频率合成理论和高速大规模集成电路的发展，信号发生器作为一类重要的仪器，在通信、检测、导航等领域有着广泛的应用。同时，计算机和微电子技术的迅速发展使得频率合成技术有了新的突破，出现了直接数字频率合成dds技术。dds具有很高的频率捷变速度、很宽的相对带宽、很高的频率分辨率、输出相位连续、可编程和全数字化便于单片集成等许多优点。本文首先介绍了频率合成技术的概况，并阐述了直接频率合成技术的现状和应用。然后介绍了dds的基本理论，并对dds技术的理想频谱和实际频谱中的杂散以及抑制方法进行了讨论，在此基础上，详细分析了引起输出杂散的三个主要因素，并对dds的杂散抑制方法进行了仿真研究。接着介绍了fpga的基本原理和开发流程，并提出了基于fpga平台实现dds技术从而产生模拟波形信号的一种新的思路。详细阐述了该信号发生器的体系结构，并进行了软硬件的设计和具体电路的实现。实验结果表明，系统的性能指标均达到了设计要求，且具有使用简单、集成度高等特点。并对设计一个基于现场可编程门阵列(fpga)的直接数字频率合成器(dds)的信号源的方法进行了总结，实归纳其优缺点，分析不足并提出了改进。关键词: 直接数字频率合成现场可编程门阵列信号源abstractwith the development of frequency synthesis theory and high speed lsi(large scale integration)，the signal generator a sort of electronic equipment， has been widely applied in many fields such as communication，detection and navigationmeanwhile, frequency synthesis technique makes new breakthrough because of the mushroom growth of computer and micro-electronics technology，and then the theory of direct digital frequency synthesis (dds) is proposed. dds has many obvious advantages such as high frequency-agile speed, wide relative bandwidth, high frequency resolution, continuity of output phase, programmable and all-digital architecture that is easy for monolithic integration.this paper describes the frequency synthesis techniques，and described the status of the direct frequency synthesis technology，and applications .then introduced the basic theory of dds，and dds technology，the ideal spectrum and the actual spectrum of the spurious as well as the suppression method is discussed，based on analyzing the output spectrum of the dds，three main factors causing output spurs are analyzed in details and the simulation study of some methods to reduce spurs is presented. and then introduced the basic principles and fpga development process and proposed fpga platform based on dds technology to produce a variety of waveform signals a new kind of thinking.the system configuration of the signal generator is presented in details and the whole system including software and hardware is developedtesting results demonstrate that the system performance attains the demandsthe harmonic signal generator has many advantages such as easy-use, high integration, and so on. finally ,thesis summed up the advantages and disadvantages of design a direct digital frequency synthesizer(dds)based on field programmable gate array(fpga)can output fixed waveforms and hand-drawn waveform signal source，and proposed improvements.key words: direct digital frequency synthesis field-programmable gate array signal resource目 录1前 言11.1论文研究的背景及意义11.2频率合成技术的分类21.2.1直接频率合成21.2.2锁相环频率合成21.2.3直接数字频率合成31.3dds研究的现状及发展趋势31.4论文的研究内容42直接数字频率合成（dds）技术的原理和结构52.1dds的基本原理和数学描述52.2dds的基本结构62.2.1相位累加器62.2.2正弦查询表rom72.2.3数模转换器dac72.2.4低通滤波器72.3dds的性能特点72.4理想dds系统的频谱分析82.5杂散对dds输出频谱的影响92.6改善杂散的一般方法103fpga的逻辑功能设计123.1fpga技术介绍123.2fpga的设计流程123.3硬件方案设计的软件及语言143.3.1quartus ii软件简介143.3.2硬件描述语言(hdl)介绍143.4fpga硬件电路部分整体结构设计154dds信号源方案的实现164.1信号发生器的结构框图164.2pll锁相环模块设计164.3dds周期性波形的设计174.3.1正弦波发生模块174.3.2三角波发生模块184.3.3方波信号产生模块194.4波形选择模块设计204.5dds发生器模块设计204.5.1相位累加器模块的设计214.5.2象限判断模块的设计224.5.3波形rom查找表模块的设计244.5.4dds的实现与结果分析25结论27谢辞28参考文献29大连交通大学信息工程学院2013届本科生毕业设计（论文）1前 言1.1论文研究的背景及意义伴随电子技术迅猛发展，基于计算机的数字测量技术，以其精确的测量、快捷的转换、简单的操作而得到广泛的应用。而作为数字测量技术中的一项关键的基础技术频率信号合成技术，也备受业界关注，并获得了不断的发展。dds(直接数字合成)技术是一种从二十世纪七十年代以来迅速发展起来的全新的全数字频率合成技术1，这种技术从相位概念出发直接合成所需波形。80年代后，随着dds(直接数字频率合成)技术逐步发展成熟以及其专用dds芯片(如ad公司的：ad7008、ad9850、ad9851、ad9852、ad9854、ad9858等)的面世，使得数字信号发生器得到迅速的发展。运用微处理器和专用dds芯片设计出的信号发生器在这一时期得到广泛应用。这类信号发生器不仅能产生传统函数信号发生器能产生的正弦波、方波、三角波、锯齿波等，还能产生任意编辑的波形。如：惠普公司的hp33120可以产生10mhz-15mhz的正弦波和方波，同时还可以产生10mhz-5mhz的任意波2。随着现场可编程门阵列(fpga)技术的迅速发展和广泛应用以及硬件描述语言的标准化进一步确立，极大的促进了数字化技术在电子测量仪器中的应用，使原有的模拟信号处理逐步被数字信号处理所代替，从而扩充了仪器信号处理能力。为数字信号发生器的实现提供了更简捷的实现方式。fpga(field programmable gate array)，即现场可编程门阵列，是在早期可编程器件如pal、gal、cpld等基础发展起来的一种新型可编程器件。而且fpga与专用集成电路中的定制电路相比现场可编程特点使其既拥有了更高的灵活性，越来越高的集成度又比早期其他可编程器件门电路数更多3 。由此可以看出来设计基于fpga的dds信号源是现有dds实现技术中最热门的方法。本文拟采用的dds(直接数字合成)技术作为一种全新的数字频率合成方法与之前的合成方法相比具有很多优势。与模拟合成的方法相比主要优优势在于其系统结构简单可靠、控制方便，与锁相环方法相比直接数字合成法兼顾了较高的频率分辨率和较快的转换速度两者，有效解决了锁相环合成法中这两者之间的矛盾，在信号源方面有广泛的应用。如今，随着百万门以上的大规模可编程逻辑器件的陆续面世，以及嵌入式处理器软核的成熟，使得sopc(system on a programmable chip)步入大规模应用阶段，在一片fpga上实现一个完备的数字处理系统已成为可能4。而随着单片机技术的成熟和arm (advanced risc machines)处理器技术的发展，为数字信号发生器的设计又多了一种实现方式。目前，数字信号发生器的设计主要有以下两种方式：第一种方式：采用微处理器加专用信号发生器芯片(如：max038、ad9854等)。该设计主要采用arm7tdmi处理器芯片3c4510b和max038(高频函数发生器)芯片组成。该系统实现的输出波形频率在10hz10mhz之间，频率偏低且输出波形频率不易数控调节。这些问题的产生主要是由max038芯片引起的。max038的输出频率范围在0.1hz-20mhz之间，这样就限制了产生波形的输出频率，另外max038芯片是一个压控芯片，即频率的变换需要通过调节电压实现，不易数控调频。以上存在的问题都需解决。第二种方式：基于fpga的sopc片上可编程嵌入式系统方式。该方式即在一片fpga芯片中嵌入一个软核处理器，再用vhdl硬件描述语言设计出dds和必需的外围电路，将其封装成ip核的形式，然后将其与软核处理器一起集中在fpga芯片中，实现sopc片上可编程嵌入式系统。目前的数字信号发生器的设计大多朝着这一设计理念发展。本论文就是采用这一设计方式。系统实现了输出波形频率在1hz40mhz之间任意可调。可以完成最小频率步进为002910hz且频率数控可调。成功的解决了采用第一种方式所存在的问题。1.2频率合成技术的分类频率合成器目前主要分为直接式、锁相式和直接数字式。以下将简要分析这三种频率合成技术的特点。1.2.1直接频率合成直接频率合成，是由一个或多个参考源通过倍频、分频、混频而获得新的频率点5。混频可以实现频率平移，分频可以提高频率分辨率，倍频可以增加信号输出带宽。构成直接频率合成的部件主要有混频器、滤波器、分频器、倍频器、放大器等，所用的器件多，功耗与体积大，电路制作工艺与屏蔽要求高，不容易大规模集成。直接频率合成包括直接非相关频率合成器和直接相关频率合成器。直接频率合成器有频率转换时间短、相对带宽较宽、输出频率分辨率高、杂波抑制较好和相位噪声低等优点，但由于采用了大量的混频、分频、倍频和滤波等途径，使得频率合成器的体积庞大、成本高、结构复杂、容易产生杂散分量且难于抑制。近几年随着声表面波（surface acoustic wave, saw）技术的发展，直接模拟频率合成器体积得到了相应减小，因此还具有一定的发展前景。作为最早出现的频率合成技术，直接式频率合成现在仍然被一些系统采用。但是总的来说，直接频率合成正在逐渐被锁相式、直接数字式所替代，或者混合使用。1.2.2锁相环频率合成锁相环频率合成（phase locked loop，pll），又称为间接频率合成。锁相式频率合成技术就是一个或多个基准频率源，通过谐波发生器、混频、分频等变换，产生大量的谐波或组合频率，然后用锁相环将频率锁定在某一谐波或组合频率上6。它利用环路的反馈原理来产生新的频率点，这一点与直接频率合成方法有着本质的不同。构成环路的部件主要有压控振荡器、分频器、鉴相器、环路滤波器。用一个频率源，通过分频器产生参考频率，然后用锁相环，把压控振荡器的频率锁定在某一频率上，由压控振荡器间接产生出所需要的频率输出。在基本锁相环的反馈支路中加入一个分频器，就可构成一个锁相频率合成器。不过由于锁相环存在捕获时间问题，其频率转换时间较长，单环频率合成器的频率间隔不可能做得很小，使之很难适用于高速、超高速的技术要求。采用多环、变模分频、小数分频等方法，可以克服单环间接式频率合成器的频率转换时间慢的缺点，所以目前这种方式的频率合成器用的还比较广泛。1.2.3直接数字频率合成直接数字频率合成器dds是近年来发展起来的一种新的基于查找表的频率合成技术。典型的dds由相位累加器、rom波形存储表、d/a转换器和低通滤波器组成。dds具有很高的频率捷变速度、很宽的相对带宽、很高的频率分辨率、输出相位连续、可编程和全数字化便于单片集成、并且可以输出正交信号7，这些优越性使直接频率合成技术在短短二三十年时间里发展飞速。dds是整个系统的设计关键，本文在第二章将给出详细的介绍。1.3dds研究的现状及发展趋势首先从系统时钟来看，这些产品可以实现从30mhz到300mhz不等的时钟频率。最高的时钟频率可以达到1ghz。从是否具有调制功能来看，这些芯片基本都具备调制能力。可以实现正交调制、调相、调频、调幅等功能。从输出频率范围和输出频率的分辨率来看，这些芯片多数都采用了流水线结构技术，提高了相位累加器的工作频率，并且加大了累加器的字长，这样一来就可以大幅度的提高信号输出带宽以及分辨率。从杂散抑制的角度来看，这些专用芯片基本上都使用了抖动注入方法来抑制杂散，抑制输出过程中的谐波失真与非线性失真，使输出波形更均匀、流畅。由于dds的上述特点以及一些公司不断推出dds芯片和产品，dds技术已被广泛应用于雷达、通信、电子对抗和仪器仪表等领域。(1) dds在雷达中的应用在机载雷达中，由于机载平台的运动以及天线波束对地扫描的变化，会产生一个多酱勒频率经常变化的地杂波回波，为了补偿地杂波回波引起的多普勒频率，需要一个精度、稳定性和频谱纯度都比较好的频率源，而直接数字频率合成器可以很好地满足这一要求，产生数字正交的本振，也可以产生线性调频与脉冲步进频率信号。(2) dds在通信中的应用dds可以用数字方式精确控制输出正弦信号的频率和相位，因此用dds可以很方便实现频移键控(fsk)、二进制相移键控(bpsk)和正交相移键控(qpsk)等数字调制方式，用两个dds组合起来又可实现qam调制。在移动通信中，dds充分发挥出频率稳定度高、频率转换快、体积小等优点，得到了广泛的应用。在数字化接收机中，中频直接采样有很多优点，它可以改善相干检波器的同相和正交两通道问幅度和相位平衡度，此时dds是一个理想的本振源。(3) dds在电子战中的应用在电子战中，为了提高通信电台的抗干扰能力，常采用调频工作方式，这不仅需要电台的跳频速度快和跳频带宽很宽，而且需要增加跳频图案的复杂性，国外已有利用dds技术实现的在0.1-250mhz内，以6hz步长、20ns转换频率的跳频信号源。(4) dds在仪器仪表中的应用在现代电子测量仪器中，由dds技术实现的任意波形发生器是当代最新的一类信号源，它不仅能产生传统函数发生器所有的正弦、余弦、方波、三角波等常见波形，还可以利用各种编辑手段，产生传统函数发生器所不能产生的任意波形，因此，dds技术在仪器仪表中的应用非常广泛。1.4论文的研究内容(1) 在理论上详细、深入探讨dds技术的原理，系统总结和分析dds的理想频谱和非理想频谱；提出改善杂散的方法。(2) 简要介绍eda技术，详细介绍fpga的开发流程，以及硬件描述语言vhdl的发展、特点与使用。(3) 制定dds波形信号发生器总体设计方案，包括电路的总体设计、各个外模块设计。(4) 完成基于dds技术的fpga芯片设计实现。系统设计dds的核心结构：相位累加器、波形存储器rom的fpga技术实现。主要完成了三角波、方波、正弦波的生成程序的编制。(5) 完成了对整个系统的一些指标的测量和输出结果的分析。2直接数字频率合成（dds）技术的原理和结构2.1dds的基本原理8 10和数学描述直接数字频率合成（dds）是根据奈奎斯特取样，从连续信号的相位出发将一个正弦信号取样、量化、编码，形成一个正弦函数表，存于rom中。合成时，在采样频率不变的情况下，通过改变相位累加器的频率控制字来改变相位增量，而相位增量的不同将导致一个周期内取样点的不同，从而改变频率。然后将这种变化的相位/幅值量化的数字信号通过d/a变换及低通滤波器（lpf）即可得到合成相位变化的模拟信号频率11。一个纯净的单频信号可表示为：u(t)=usin2f0+0 (2-1)只要它的幅度u和初始相位0不变，它的频谱就是位于f0的一条谱线。分析简化起见，可令u=1，=0，这将不会影响对频率的研究。即：u(t)=sin2f0t= sin(t) (2-2)如果对式(2-2)的信号进行采样，采样周期为tc (即采样频率为fc)，则可得到离散的波形序列： u(n)= sin2f0ntc (n=0,1,2，) (2-3)相应的离散相位序列为： n=2f0ntc=n (n=0,1,2，) (2-4)式中： =2f0tc=2f0fc (2-5)是连续两次采样之间的相位增量。根据采样定理： f01/2fc (2-6)只要从式(2-3)出来的离散序列即可唯一的恢复出式(2-2)的模拟信号。从式(2-2)知，是相位函数的斜率决定了信号的频率；从式(2-5)可知，决定相位函数斜率的是两次采样之间的相位增量。因此，只要控制这个相位增量，就可以控制合成信号的频率。现将整个周期的相位2分成m份，每一份为=2m，若每次的相位增量选择为的k倍，即可得到信号的频率： f0=k2tc=kfcm (2-7)相应的模拟信号为： u(t)= sin2fctk/m (2-8)式中k和m都是正整数，根据采样定理的要求，k的最大值应小于m的12。综上所述，在采样频率一定的情况下，可以通过控制两次采样之间的相位增量(不得大于)来控制所得离散序列的频率，经保持、滤波之后可唯一的恢复出此频率的模拟信号。dds工作原理框图如图2-1所示：图2-1 dds工作原理框图其实质是以基准频率源(系统时钟)对相位进行等间隔的采样。由图2-1可见，dds由相位累加器和波形存储器(rom查询表)构成的数控振荡器(nco-numerically controlled oscillators)、数模转换器(dac)以及低通滤波器(lpf)三部分组成。在每一个时钟周期，n位相位累加器与其反馈值进行累加，其结果的高l位作为rom查询表的地址，然后从rom查询表中读出相应的幅度值送到dac再由dac将其转换成为阶梯模拟波形，最后由具有内插作用的lpf将其平滑为连续的正弦波形作为输出。因此，通过改变频率控制字k就可以改变输出频率f0。在这里 k=fw(n-1:0) (2-9)由上面的分析可得dds的输出频率： f0=fwn-1:0fc/2n (2-10)由上式可知，dds的最小输出频率为： f0=fc/2n (2-11)dds的频率分辨率为： f0=fc/2n (2-12)dds频率输入字的计算: fwn-1:0=2nf0/fc (2-13)2.2dds的基本结构直接数字频率合成器（dds）是从相位概念出发直接合成所需波形的一种频率合成技术。一个直接数字频率合成器由相位累加器、正弦查询表rom、d/a转换器和低通滤波器（lpf）构成，如上图2-1所示，下面将分别介绍12 13。2.2.1相位累加器相位累加器由n 位加法器和n 位累加寄存器级联构成，累加是通过将寄存器的输出反馈到加法器的输入来实现。每来一个时钟fc 加法器就将频率控制字k与寄存器输出的反馈数据相加，相加后的结果被送到累加寄存器的输入端，在下一个时钟时加法器可以继续与频率控制字相加，因此在时钟的作用下相位累加器可以不断地对频率控制字进行线性相位累加。由此可见，相位累加器在每一个时钟输入时完成一次频率控制字的累加，相位累加器最终输出的数据就是合成信号的相位，输出的频率就是dds 输出信号的频率。2.2.2正弦查询表romdds查询表所存储的数掘是每一个相位所对应的二进制数字正弦幅值，在每一个时钟周期内，相位累加器输出序列的高l位对其进行寻址，最后的输出为该相位所对应的二进制正弦幅值序列。由此可见，rom的存储量为2lm比特，其中l为相位累加器的输出位数，m为rom的输出位数。若l=12，m=8，可以算出rom的容量为32768-bit。虽然在一块dds芯片中集成大的rom存储量，可以提高输出信号的精度和无杂散动态范围，但会使成本提高，功耗增大，且可靠性下降，所以就有了许多压缩rom容量的方法。而且容量压缩还可以使我们使用更大的l和m值，进而使dds的杂散性能获得提高。2.2.3数模转换器dac数模转换器的作用是将数字信号转变成模拟信号。而实际上由于dac分辨率有限，其输出信号并不能真正地连续可变，所以只能输出阶梯模拟信号。dac有电压和电流输出两种，美国adi公司的dds芯片内部都集成有dac，称为completedds，这种结构简化了dds的系统设计。经过有关试验观测，随着dds电路工作频率的上升，dac对dds输出频谱的影响越来越大，在高频dds电路中，dac的非理想动态相应特性已经成为dds的输出杂散的主要来源之一。现在通过加大rom容量及数据位数，dds由相位舍位和数据量化引起的杂散噪声已经可以很容易作到-70db以下的理论值，因此，dac才是目前影响dds频谱质量的决定性因素。2.2.4低通滤波器低通滤波器是将d/a输出的阶梯波s(t)进行滤波，s(t)的频谱为多个sinc函数合成的复杂谱，其包含主频率fout ，即需要合成的频率，还包含了f0fc，2f0fc等非谐波分量，这些谱的幅值包络都是sinc函数，必须通过低通滤波器滤波作用取出主频fout ，因此，滤波器的截止频率为fc/2。2.3dds的性能特点正是由于dds采用全数字技术，从概念到结构都有很大突破，所以它具有其它频率合成技术所无法比拟的优点。(1) 频率分辨率高。当n确定后，频率分辨率仅由相位累加器的位数n决定。理论上讲，只要n的位数足够多，就可以得到足够高的频率分辨率。例如n=32，fc=100mhz，频率分辨率可达0.023hz，这是其它频率合成技术很难做到的。(2) 工作频段较宽。根据奈奎斯特定律，只要输出信号的最高频率分辨率分量小于或等于fc/2就可以实现。而实际中，由于受低通滤波器(lpf)设计及杂散信号分布的限制，仅能做到40fc左右。所以采用dds频率合成技术，几乎可以合成从直流到0.4fc的所有频率。(3) 超高速频率转换时间。可以做到s量级，这对实现高速跳频极为有利。显然，fc越高，捷变速度越快。(4) 频率改变时，输出相位连续。改变频率控制字k，相位增长率改变，但输出相位保持连续。这在跳频通信和一些调制技术中是很有好处的。(5) 可产生宽带正交信号。因为根据dds的原理，只要相位累加器同时寻址两个所存幅值正交的rom，分别通过数模转换器(dac)和低通滤波器(lpf)，就可以在很宽泛围内获得比较精确的正交信号。(6) 具有任意波形输出能力。只要在rom中存储所需波形的幅值，即可得到所需要的波形。(7) 具有调制功能。dds是相位控制系统，由于它采用数字信号处理技术进行频率合成，所以在调制上具有许多便利条件。(8) 集成度高，体积小，易于微机控制。同时，根据dds技术的原理可知，它主要存在以下两点不足之处： 杂散分量丰富，dds的杂散分量主要由相位舍位、幅度量化以及dac的非理想特性所引起。对频率杂散的分析和抑制，dds频率合成技术的研究热点；因为它从很大程度上决定了该频率合成技术的性能。 输出频带受限，因为dds的最高输出频率一般限制在0.4fc以下，但随着高速ecl和gaas器件的出现，频带限制已明显改善。但在高端频率合成技术中，还得结合其他频率合成技术，从而使输出频带增加。2.4理想dds系统的频谱分析理想 dds 系统是指不存在相位误差、幅度量化误差和dac 误差，整个系统相当于一个理想的采样-保持电路，也就是说理想的dds 系统有3个条件：(1) 无相位截断误差,即b=0。(2) rom用无限长的字码表示正弦波的样点值,即d=。(3) dac具有无限宽的输入数据总线,并具有理想的dac转换特性。在上述条件下，整个dds相当于一个理想的采样-保持电路。采样器等效为理想情况，采样周期tc=1/fc。dac相当于一个理想的保持电路，其冲激响应为： ht=1, &0ttc0, &其它 （2-14）由此司见，dds的输出(指经dac的输出)并非-正弦波，而为一阶梯序列波，其数学表达式可写为： st=l=-l=+sin0t(t-ltc)ht-12tc （2-15）经过dft可得出阶梯波s(t)的傅立叶变换s为：s=-jl=-l=+sf0-lfcfcexpjf0-lfcfc+lc-0 +jl=-l=+sf0+lfcfcexpj-f0-lfcfc+lc-0 （2-16）由式(2-16)可见，理想dds的输出谱线仅位于0lc处(其中l=0,1,2)。当l=0 时，理想dds的输出即为所需的基频信号，并且在所有谱线中幅度最大，其值可达s（f0/fc）。同时还可以看出，如在dds后面加一低通滤波器就可以很容易的滤除l0的杂散信号。当l=1时，杂散位于0c处，0+c的杂散比较容易滤除，但滤除0-c杂散的难易程度就要视情况而定了。当0远离0.5c时，必然造成基频0远离杂散c-0，此时杂散c-0很容易滤除。当0接近0.5c时，基频0与杂散c-0的谱线相当接近，幅度也相当，造成这些杂散很难滤除。所以在实际dds电路设计时，一般都遵循00.4c这一规则。2.5杂散对dds输出频谱的影响 根据dds 系统的组成原理，相位累加器的位宽往往和波形存储器的地址位宽不相等，通常情况下前者大于后者，因此就会引入相位截断误差；此外波形存储器的空间有限，字长有限，存放在波形存储器中的幅度量化数据也是有限的，因此就会引入幅度量化误差；最后由于d/a转换器的非线性和低通滤波器的非理想性也会造成输出信号的频谱纯度下降，这些都是形成杂散信号的主要原因，此外外来的一些电磁干扰和噪声干扰也会影响dds 的输出频谱纯度。dds实际状态下的输出杂散如图2-2的模型所示。主要有3个来源： 图2-2 实际参数dds输出杂散来源模型(1) 相位截断误差，也叫相位舍位误差。在dds中，为了得到很高的频率分辨率，相位累加器的位数n通常做得很大，如n=24、32等，即使采用了rom数据压缩技术，将相位累加器的n位相位信息全部用于rom的查表运算也会给rom容量带来不现实的要求。在实际中由于受体积和成本的限制，相位累加器的输出只有高位部分作为有效相位去寻址rom，而将低位舍去，因此不可避免地引入了相位截断误差(2) 幅度量化误差任意一个幅度值要用无限长的比特流才能精确表示，而实际中rom查询表的输出位数是个有效值，这就会产生幅度量化误差。(3) dac的非线性，包括积分、差分非线性以及dac的非理想动态特性。由于dac非线性的影响，在dds的输出信号中将产生输出频率五的谐波分量及这些谐波分量的镜像分量，这会影响dds输出频谱的纯度，产生杂散分量。2.6改善杂散的一般方法作为一个数字系统，杂散是不可避免的，杂散对输出结果的影响直接关系到系统的整体性能。因此为了得到低杂散的输出信号，必须对其频谱特性进行研究，分析系统的输出特性，寻找降低杂散的方法。通常情况下采用的方法有以下四种：(1) 改进的相位累加器它的基本原理是用一个触发器向累加器的进位端发送0、1交替的进位数，也就是等同于频率控制字(fcw)k=k+12。也就是此时，相位累加器位数：n+1，相位截断位数：b+1，频率控制字：2k+1。于是就有gcd(2k+1，2b+1)=l。由此可见，不论频率控制字k是奇数还是偶数，杂散频率数量都是最多，杂散能量分布最广、最小，大大提高了信噪比。当km2b时，系统存在了相位截断误差，这时触发器打开，输出信号的质量改善，信噪比提高；当k=m2b时，此时不存在相位截断误差，系统自动关闭触发器。不对信号进行操作，进而不会影响输出信号质量。采样技术也是改善dds的输出频率质量的一个好办法。在采样过程中增加每个周期中的样点数，这样一来，量化噪声的能量分散到范围更大的带宽中，因此信噪比提升。(2) 优化数据存储器结构从前可知，相位截断误差主要是由波形存储器的容量受到成本、速度等各方面因素引起的。因此改善相位截断误差必须先从提高波形存储器的容量做起，使得波形存储器可以存储更多的波形数据。简如正余弦波、方波、三角波等信号可以存储12，甚至14 个 周期的波形既足够。通过对半周期信号的反转或复制即可得到下半个周期的信号幅值，从而节省了存储空间，提高了波形存储器的存储容量。例如正弦波只存储 14 个 周期既0,2的波形数据，通过正弦波的对称即可得到一个周期内的数据。而存储的波形数据可以继续通过压缩进一步节省所需空间，以正弦波为例可以采用正弦-相位差法、coedic算法、多项式插值法、sunderland结构法、nicholas优化结构法等。(3) 注入抖动注入抖动也是为了解决相位截断误差对输出信号的影响，其主要思想是破坏杂散分量的周期性以及杂散分量与输出信号的相关性。通过在相位累加器之前，波形数据存储器之前或dac之前加入满足一定特征的扰动信号，在不影响相位累加器输出寻址的前提下打断相位截断误差序列的周期性，将其变为随机序列。例如向频率控制字加入抖动，也可以对dac的输入幅度值加入抖动信号，但一般这种方法都会形成一定的背景噪声，需要谨慎选择。(4) 选择合适的dacdac器件的非线性会对dds的输出造成非常大的影响，而dac的非线性特征本身很难通过数学建模来解决，牵扯到很多其他领域的问题。因此，面对dac器件的非线性影响，设计一个合理的dds必须认真选择合适的dac器件。dac的分辨率越高输出波形的精度则越高，而转换速度越快谐波分量对基波信号的影响就越小，滤波后的信号质量就越好，因此，选择合适的dac器件对抑制dac非线性变化引起的杂散分量有至关重要的作用。3fpga的逻辑功能设计3.1fpga技术介绍当今大规模可编程asic14的两类最主要的产品是cpld15 (复杂可编程逻辑器件）和fpga16 (现场可编程门阵列)，fpga17 (field programmable gate array)器件是xinlinx公司于1985年首家推出的，它是一种新型的高密度pld，采用cmos-sram工艺制作它的出现是超大规模集成电路(vlsi)技术和计算机辅助设计(cad)技术发展的结果现场可编程门阵列器件（field programmable gate array，fpga）是可编程器件的一种，是大规模集成电路发展的产物。fpga（现场可编程门阵列）是在pal（可编程阵列逻辑）、gal（通用阵列逻辑）等逻辑器件的基础上发展起来的。与以往的pal、gal相比，fpga的规模比较大，可以替代几十甚至几千块通用ic 芯片，这样fpga 实际上就是一个子系统部件。经过十几年的发展，现在比较典型的fpga芯片就是altera和xilinx 公司的fpga器件系列。它们大概占据全球pld/fpga 产品的60%以上，也就是说altera 和xilinx 公司共同决定了fpga的发展方向。fpga芯片是特殊的asic（application specific integrated circuit）芯片，它们除了具有asic 的特点之外，还具有以下特点：(1) 随着visi（very large scale ic，超大规模集成电路）工艺的不断提高，fpga芯片的规模也随之越来越大，现在单片逻辑门数已达到上百万门，因此所实现的功能也越来越强。(2) fpga芯片无需测试，可直接进行芯片的最终功能设计，因此资金投入小。用户可反复编程、擦除、使用，或在外围电路不动的情况下用不同的软件可实现不同的功能。(3) 开发周期短，易学、易用，并且在线编程技术使得使用fpga 的产品在线升级。3.2fpga的设计流程完整的fpga设计流程如图3-1所示，主要有如下步骤构成： 设计输入将所要实现的电路系统通过原理图或硬件描述语言输入到eda工具中。 设计综合与编译设计输入完成以后就有一个从高层次系统行为设计到低层次门级逻辑电路的转化翻译过程，即把设计输入的某种或某几种数据格式(网表)转化为底层软件能够识别的某种数据格式(网表)，以求达到与器件工艺无关。 功能仿真通常称为前仿真，设计的电路必须在布局布线之前进行功能验证，保证设计电路所实现的逻辑功能是正确的。 布局布线把经综合编译后的网表调入芯片生产厂家提供的软件中进行布局布线，将系统的逻辑和时序要求与器件的可用资源匹配。 时序仿真也称后仿真，就是利用布局布线过程中获得的精确延时参数，用仿真工具进步验证电路的功能和时序，确保设计电路的功能正确，时序可靠。 器件编程下载在完成布局布线并验证时序后，就可以通过下载软件对fpga进行编程和配置，将设计好的电路系统放入fpga芯片内部。 硬件测试在完成编程之后还要通过硬件测试以确定最终的功能和性能是否满足系统设计要求。在进行功能仿真、时序仿真和硬件测试过程中，如果发现性能指标不能满足要求，则需要进行设计修改，直到性能指标得到满足为止。图3-1 fpga设计流程3.3硬件方案设计的软件及语言3.3.1quartus ii软件简介quartus ii是altera提供的fpga/cpld开发集成环境：所谓集成开发环境就是把许多种开发工具集成在一个软件系统中。quartus ii集成了从电路设计到综合，适配最后形成下载文件以及在线配置fpga这些电路设计实现过程中所需的所有工具，并且还可以对设计的电路进行功能仿真，对适配以后最终形成的电路进行时序仿真。quartus ii 界面友好，使设计者可以方便地进行设计输入、设计输出和器件处理。quartus ii集成开发软件提供完整的多平台设计环境，可以满足各种不同的设计需求，quartus ii支持原理图、vhdl、verilog hdl以及ahdl（altera hardware description language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整pld设计流程。同时quartus ii也是在片可编程系统（system on a programmable chip，sopc）的综合设计环境，此外quartus ii支持第三方软件并可以利用第三方软件的结果，有很强的通用性。此外为了方便设计，quartus ii还提供了一些常用电路和模块，如计数器、存储器、加法器、乘法器、dsp模块、lpm模块等，用户在开发过程中只需要直接调用这些模块，并为其设定适当的参数，就能满足自己的设计需要。这样就大大简化了开发过程。除了这些免费的lpm模块之外。altera公司还开发了许多ip核有偿的提供给用户使用。这些ip核有的功能非常强大且带负载能力强，利用这些ip核进行设计将大大简化设计过程，缩短开发周期，用户可以充分了利用成熟的模块，简化设计的复杂度，加快设计进程，同时还提高了系统性能。该设计中fpga 的开发环境采用altera 公司推出的quartusii6.0 可编程逻辑器件的集成开发软件。quartusii6.0 是altera 公司综合性pld 开发软件，是该公司前一代可编程逻辑器件集成开发软件max+plus ii的更新换代产品。quartusii6.0 集成开发软件支持可编程逻辑器件开发的整个过程，它提供了一种与器件结构无关的设计环境18。3.3.2硬件描述语言(hdl)介绍hdl(hardware description languag)硬件描述语言，是一种采用形象化的方法来描述数字电路与系统的计算机程序语言。这一语言的主要特点就是，采用一系列的分层次的模块来表达复杂的数字电路系统，实现从抽象到具体，自上而下的数字电路设计。在设计完成后，导入eda工具，进行逐层仿真，仿真通过后再利用自动综合工具，把计算机程序转换为逻辑电路表。最后，再利用fpga的自动布局布线工具，把逻辑电路表转换为具体的数字逻辑电路的连接。hdl语言是在上个世纪80年代产生，至今已有30多年的历史。在1987年被制定为ieee标准之后，已经广泛的应用于数字电路设计的各个阶段，对数字电路设计的自动化起到了重要的推动和促进作用。根据最新数据显示，在美国硅谷生产的fpga器件大约有90以上是采用硬件描述语言进行设计的。硬件描述语言vhdl和verilog hdl都支持逻辑设计过程中不同层次和范围的描述；都可以使用高级语言来简化电路的描述；都可以十分形象的描述电路结构；都可以对电路进行仿真和验证以保证设计的正确19。但作为不同的硬件描述语言verilog hdl因为历史更久，拥有广泛的设计群体，而且在拥有c 语言的基础上verilog hdl语言更容易掌握。本设计采用verilog hdl作为硬件设计语言。由于verilog hdl的标准化，在采用verilog 作为输入时有很强的移植性，可以很容易地把同样的设计移植到不同的芯片上，而且在需要时也可以很容易地对其进行修改。同时采用verilog 作为输入与工艺无关，这样在设计过程中只需考虑对芯片的要求，无需考虑工艺的实现细节，最后施加不同的约束条件就可以设计出实际电路。同时由于verilog hdl设计与工艺无关，从而提高了verilog 模型的可重用性，因此软核、硬核、固核已经越来越广泛地应用到设计的实际中，成为加快设计进程的主要方法。3.