计算机组成原理课程设计报告1.doc

电子信息学院计算机组成原理课程设计 姓 名： 班 级： 学 号： 指导老师： 二一四年 五 月 二十八目 录第一章 课设任务概述 11.1课设目的11.2课设任务1第二章 设计原理32.1指令的执行流程32.1.1”异或”指令32.1.2”读取”指令32.1.3”sta”指令42.2存储器42.3运算器52.3.1指令系统52.3.2逻辑框图62.3.3微程序设计流程图62.4硬件系统组成72.4.1认识72.4.2全加器92.4.3补码加减法92.5模拟机综合实验10 2.5.1取反移位实验10 2.5.2转移实验14第三章 设计内容143.1指令系统143.1.1”异或”指令143.1.2”读取”指令143.1.3”sta”指令153.2存储器153.3运算器173.4存储器173.4.1全加器173.4.2补码加减法183.5模拟机综合实验193.5.1移位取反实验193.5.2转移实验20第四章 个人总结224.1主要结论224.2对实训的认识22第五章 参考文献23第一章 课设任务概述1.1课设目的通过两个星期的实训，我们要完成五个题目的任务。主要是要对于计算机的核心cpu打到一定高度的认识。通过这段时间的掌握，主要学习计算机基本构造以及微观操作。对指令的内部的执行与设计有一个初步的掌握。对计算机组成原理有更为深刻的了解。通过课程设计，掌握计算机硬件的基本工作原理，并能利用所学知识，完成课设内容。理解计算机基本构造以及微观操作。对指令在计算机内部的执行过程进行深入了解，掌握存储器中的地址变换等。1.2 课设任务1、参考给出的或者课本上的计算机的硬件组成，写出完成下面给定的指令格式的指令的执行流程；（1）累加器内容完成“异或”运算“异或” 指令的指令格式操作码 dr sr（2）把一个内存单元中的内容读到所选择的一个累加器中。操作码 dr sr(3)以下五条机器指令为选做题目，给出指令执行流程（选做要求：(组号 mod 5)+1=红色题目编号）：in（输入）、add（二进制加法）、sta（存数）、out（输出）、jmp（无条件转移），其指令格式如下：助记符 机器指令码 说明in 0000 0000 “input device”中的开关状态r0add addr 0001 0000 r0+addr r0sta addr 0010 0000 r0 addrout addr 0011 0000 addr busjmp addr 0100 0000 addrpc2、以下三道为选做题目（选做要求：(组号 mod 3)+1=红色题目编号）某机器中，已知配有一个地址空间为(00001fff)16的rom区域，现在用几个sram芯片（8k8位）形成一个16k16位的ram区域，起始地址为2000h。假设sram芯片有cs和we控制端，cpu地址总线a15a0 ，数据总线为d15d0 ，控制信号为r / w（读 / 写），mreq（当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求：（1） 满足已知条件的存储器，画出地址码方案。（2） 画出rom与ram同cpu连接图。要求用128k16位的sram芯片设计512k16位的存储器，sram芯片有两个控制端：当 cs 有效时该片选中。当w/r=1时执行读操作，当w/r=0时执行写操作。用64k16位的eprom芯片组成128k16位的只读存储器。试问：。 数据寄存器多少位？ 地址寄存器多少位？ 共需多少片eprom?画出此存储器组成框图。某机器中，已知配有一个地址空间为0000h-3fffh的rom区域。现在再用一个ram芯片(8k8)形成40k16位的ram区域，起始地址为6000h,假定ram芯片有和信号控制端。cpu的地址总线为a15-a0，数据总线为d15-d0，控制信号为r/(读/写)， (访存)，要求：（1） 画出地址译码方案。（2） 将rom与ram同cpu连接。3、设计计算机运算器（包括逻辑框图与指令系统，以及各指令的微程序流程图）（最少4条指令，指令转换成最少两条微指令）4、了解计算机的硬件系统。就计算机的运算器组成部分，说明对其认识。（1）采用门电路设计一个8位的全加器电路（2）定点补码加减法装置逻辑框图 5、运算器的组成及设计模型机综合实验。（414机房）第二章 设计原理2.1指令的执行流程参考给出的或者课本上的计算机的硬件组成，写出完成下面给定的指令格式的指令的执行流程2.1.1 “异或”运算“异或” 指令的指令格式操作码 dr srdr:目标寄存器 sr：源寄存器 这条指令实现将目标寄存器dr的内容与原寄存器sr的内容相加并将结果存入目标寄存器dr的功能。1、取指周期：t1：arpc ；将pc的内容传给art2：drm ；由ar规定的存储单元的内容（当前指令）传送到dr pcpc+i ；pc内容加i形成下条指令地址，i为指令长度t3: irdr ；dr的内容传送到ir2、执行周期：t1：ysr ；将sr中的数据传送到暂存器y中t2：zac+y ；ac（累加器）中数据与y 中数据加载至alu做加法，结果暂存于z中t3: acz ；将暂存器z的内容传送到ac中2.1.2 ”读取”指令操作码 dr sr1、取值周期：t1：arpc ；将pc的内容传给art2：drm ；由ar规定的存储单元的内容（当前指令）传送到dr pcpc+i ；pc内容加i形成下条指令地址，i为指令长度t3: irdr ；dr的内容传送到ir2、执行周期：t1：mar ；将ar的内容通过地址总线传给m drm ；将m内存单元的内容通过数据总线传给dr（缓冲寄存器）ac地址总线-em-数据总线-ir控制信号emdr,pcoe,iremjia a,#*(a)+#*-(a)t2em-数据总线-wemrd,pcoe,emen,went1alu-数据总线-aemrd,pcoe, irem,x2x1x0,aen,s2s1s0jia a,#*jian a,#*(a)+#*-(a)(a)-#*-(a)t0取微指令emrd,pcoe,emen,went2em-数据总线-wemrd,pcoe,emen,went1alu-数据总线-aemrd,pcoe, irem,x2x1x0,aen,s2s1s0jian a,#*yu a,#*(a)-#*-(a)(a).#*-(a)t0取微指令emrd,pcoe,emen,went2em-数据总线-wemrd,pcoe,emen,went1alu-数据总线-afen,x2x1x0,aen,s2s1s0yu a,#*huo a,#*(a).#*-(a)(a)+#*(a)t0取微指令emrd,pcoe,emen,went2em-数据总线-wemrd,pcoe,emen,went1alu-数据总线-afen,x2x1x0,aen,s2s1s0huo a,#*(a)+#*(a)t2em-数据总线-wemrd,pcoe,emen,went1alu-数据总线-afen,x2x1x0,aen,s2s1s0t0取微指令emrd,pcoe,emen,wen表2.3.1指令系统2.3.2逻辑框图指令译码+1地址总线abus算数据总线dbus状态反馈时钟微控制命令累加器算术逻辑单元000004jia 0508jian 050cyu 0510huo 0511001200130014001500alua操作控制器co时序发生器指令译码器指令寄存器缓冲寄存器地址寄存器ar程序计数器pc状态条件寄存器图2.3.2逻辑框图2.3.3微程序设计流程图c7ffef10fffe9211huo cbffff12c7ffef0cfffe930dyu cbffff0e08c7ffef09fffe910ajian cbffffffffffc7ffef04fffe9005jia cbffff06cbffff00c6ffff0100cbfff-微指令pc-arar-abusem-dbus-irpc-arpc+1em-dbus-irir-arabus-emem-dr-apc-arar-abuspc+1em-dbus-irir-arabus-emem-dbus-mm+a-apc-ar-abuspc+1em-dbus-irir-arabus-emem-dbus-ma-m-apc-ar-abuspc+1em-dbus-irir-arabus-em-dbusdbus-ma*m-apc-ar- abuspc+1em-dbus-irir-ar abus-emem-dbus-ma+m-a图2.3.3微程序流程图2.4硬件系统组成2.4.1 认识 了解计算机的硬件系统。就计算机的某些硬件组成部分，说明对其认识。按照冯.诺依曼结构，构成计算机的硬件系统通常有“五大件”组成：输入设备、输出设备、存储器、运算器和控制器。计算机的输入输出（i/o）设备是计算机从外部世界接收信息并反馈结果的手段，统称为i/o设备或外围设备。各种人机交互操作，程序和数据输入，计算结果或中间结果的输出，被控对象的检测和控制等，都必须通过外围设备才能实现。1、输入设备输入设备用于原始数据和程序的输入，能将人们熟悉的信息形式变换成计算机能接受的并识别的人二进制信息形式。理想的计算机输入设备应该是“会看”和“会听”的，即能把人们用文字或语言所表达的问题直接送到计算机内部进行处理。目前常用的输入设备是键盘，鼠标器，扫描仪等，以及用文字识别，图像识别，语音识别的设备。2、输出设备输出设备将计算机输出的处理结果信息，转换成人类或其他设备能够接受和识别的信息形式（如字符，文字，图形，图像和声音）。 理想的输出设备应该是“会写”和“会讲”的。“会写”已经做到，如目前广为使用的激光打印机，绘图仪，crt/lcd显示器等，这些设备不仅能输出文字信号，而且还能画出图形。至于“会讲”即输出语言设备，目前已有初级的语音合成产品问世。3、控制器控制器是计算机的管理机构和指挥中心，它按照预先确定的操作步骤，协调控制计算机各部件有条不紊地自动工作。控制器工作的实质就是解释程序，它每次从存储器读取一条指令，经过分析译码，产生一系列操纵计算机其他部分工作的控制信号（操作命令），发想各个部件，控制各部件动作，是整个机器连续，有条不紊地运行。高级计算机中的控制器可以改变某些指令的顺序，以改善性能。对所有cpu而言，一个共同的关键部件是程序计数器，它是一个特殊的寄存器，记录着将要读取的下一条指令的存储器中的位置。 4、运算器 运算器是一个用于信息加工的部件，用于对数据进行算术运算和逻辑运算。运算器通常是由算术逻辑单元（arithmetic logic unit,alu)和一系列寄存器组成，其中alu是具体完成算术与逻辑的运算单元，是运算器的核心，由加法器和其他逻辑单元组成。寄存器用于存放参与运算的操作数。累加器是一个特殊的寄存器，除了存放操作数之外，还用于存放中间结果和最后结果。特定的alu所支持的算术运算，可能仅局限于加法和减法，也可能包括乘法，除法，甚至三角函数的平方根。有些alu只支持整数，而其它alu则可以使用浮点来表示有限精度的实数。但是，能够执行最简单运算的任何计算机，都可以通过编程，把复杂的运算分解成它可以执行的简单步骤。所以，任何计算机都可以通过编程拉执行任何的算术运算，如果其alu不能从硬件上直接支持，则运算则从软件方式实现，但花费较多的时间。逻辑运算包括与（and），或（or），异或（xor）等布尔运算，对于创建复杂的条件语句和处理布尔逻辑而言都是有用的。alu还可以比较数值，并根据比较结果（如是否相等，大于或小于）来返回一个布尔值：真（ture）和假（false）。5、存储器存储器的主要功能是存放数据和程序。程序是计算机的操作依据。数据时计算机的操作对象，不管是程序还是数据，在存储器中都是用二进制数的形式来表示的，统称为信息。向存储器存入或从存储器中读出信息，都称为存储器的访问。计算机存储器是由可以存放和读取数值的一系列单元组成的，每个存储器都有一个编号，称为“地址”。向存储器中存数活存存储器中取数，都要按给定的地址寻找所选择的寻址单元，存储在存储器的信息可以表示任何东西，文字，数值甚至计算机指令都可以同样容易地存放到存储器中去。存储器是计算机中存储信息的部件，按照存储器在计算机中的作用，可以分为主存储器，寄存器，闪速存储器，高速缓冲存储器，辅助存储器等几种类型，他们均可以完成数据存取工作，但性能及其在计算机中的作用差别很大。2.4.2全加器采用门电路设计一个8位的全加器电路aibici-1sici0000000110010100110110010101011100111111si=aibici-1ci=aibi+(aibi)ci-12.4.3补码加减法定点补码加减法装置逻辑框图运算前，x、y寄存器分别存储被加（减）数 和 加（减）数，计算结果存回x寄存器；f为加法器，能在命令xf和yf信号的控制下接收两个寄存器中的数据并完成加法运算，运算结果在fx命令信号的控制下接收回x寄存器中。为实现减运算，应将y寄存器中补码数据的负数表示送到加法器f，这可以通过送y寄存器中每位数据的反码并在f的最低位给出进位1输入信号变通完成，用/yf和1f控制命令实现。2.5 模型机综合实验2.5.1 移位/取反实验1 在cpth做软件中的人源程序窗口输入下列程序mov a, #02hrr arlc acplaend2.将程序另存为ex3.asm，将程序汇编成机器码，调试窗口会显示出程序地址、机器码、反汇编指令。表2-1 调试窗口内容程序地址机器码反汇编指令指令说明007c 03mov a, #02h立即数02h存入累加器a02d0rr a不带进位右移累加器a03dcrlc a带进位左移累加器a04e4cpla累加器a内容取反3.按快捷图标的f7，执行“单微指令运行”功能，观察执行每条指令时，寄存器的输入输出状态，各控制信号的状态，pc及upc如何工作。程序的开始执行一条取指的微指令，读入程序第一条指令。mov a,#02将累加器的值设为002h以便下面观察rra：本指令为两个状态周期。在t1状态，由上次取指操作取出的指令码为d0h，访问微程序存储器的20h单元，读出微指令值为0fffcb7h，有效位为cn、fen及aen，表示不带进位移位，运算器控制s2s1s0=111（二进制）表示运算不运算，输出结果为a的值，x2x1x0=101（二进制）表示，运算器“右移”输出到总线，fen将标志位保存，aen将dbus内容存入a中，upc加1取出下条微令。在t0状态，取出下条将要执行的指令。rlc a：本指令有两个状态周期。在t1状态微指令为0fffed7h，cn=1表示带进位移位，s2s1s0=111表示alu不做运算，直接输出a内容，x2x1x0=110（二进制）表示，运算器“左移”输出到dbus，aen表示dbus内容存入a中，fen表示保存标志位。t0状态为取指操作。取出下条将要执行的指令。cpl a：本指令为两个状态周期。在t1状态，微指令为0fffe96h，s2s1s0=110表示alu做“取反”运算，x2x1x0=100（二进制）表示，运算器结果直通到dbus，再存入a中，并保存标志位。t0状态为取指操作。取出下条将要执行的指令。2.5.2 转移实验1. 在cpth做软件中的源程序窗口输入下列程序lo:mova,#02hloop:suba,#02hjcloopjzloopjmploend2. 将程序另存为ex4.asm，将程序汇编成机器码，调试子窗口会显示出程序地址、机器码、反汇编指令。表2-2 调试窗口内容程序地址机器码反汇编指令指令说明007c 03mova,#02立即数02h存入累加器a023c 03suba,#02累加器a减304a0 02jc 02若有进位跳到程序02地址06a4 02jz 02若a=0跳转到程序02地址08ac 00jmp 00无条件跳转到程序开始3.按快捷图标的f7，执行“单微指令运行”功能，观察执行每条微指令时，寄存器的输入/输出状态，各控制信号的状态，pc及upc如何工作。观察在条件满足和不满足的情况下，条件跳转是否正常执行。程序的开始执行一条取指的微指令，读入程序第一条指令。mov a,#02将累加器的值设为02h用于下面计算来产生进位标志和零标志。sub a,#02a值原为02, a值第一次减02应产生“零标志”位。jc 02：由上条取指读出的指令码为0a0h，存入ir寄存器后，ir3、ir2的值为00（二进制），表示判进位跳转功能，指令码存入upc后，从um读出的微指令值为0c6ffffh，表示以pc为地址从em中读出数据02h并送到dbus，elp为低成有效状态，与ir3、ir2组成进位跳转控制，此时若有进位，就会产生一个控制信号，将总线dbus上的值02h打入pc，下条微指令取指时，就会从em新的地址02中读指令码；此时若无进位，dbus上的值被忽略，pc加1，下条取指操作按新pc取出指令码执行。当前无进位标志，顺序执行下条指令。jz 02：由上条取指读出的指令码为0a4h，存入ir寄存器后，ir3、ir2的值为01（二进制），表示判零跳转功能，指令码存入upc后，从um读出的微指令值为0c6ffffh，表示以pc为地址从em中读出数据02h并送到dbus，elp为低成有效状态，与ir3、ir2组成零跳转控制，与上条指令相比，尽管微指令相同，由于指令码不同，上一个为判进位条状，这个为判零跳转。此时若零标志位为1，即a=0时，就会产生一个控制信号，将总线dbus上的值02h打入pc，下条微指令取指时，就会从em新的地址02中读指令码；此时若零标志位为0，dbus上的值被忽略，pc加1，下条取指操作按新pc取出指令码执行。由于a=0，零标志位为1，产生pc打入信号，将dbus上的值02h打入pc。下一条取指操作，pc=02，以pc为地址从em的02单元取出指令码执行，程序转到02地址。sub a，#01：a值现为0，再减1后，a=0ffh，并产生“进位标志”位。jc 02：此为判进位跳转指令，此时由于进位标志位1，与elp、ir3、ir2组成的电路产生pc打入信号，将数据总线上的值存入pc，程序跳转到02h地址执行。sub a，#01：a值现为0ffh，再减1后，a=0feh，无“零标志”，无“进位标志”位。jc 02：此为判进位跳转指令，此时无进位标志，程序顺序执行下条指令。jz 02：此为判零跳转指令，此时无零标志位，程序顺序执行下条指令。jmp 00：由上条取指操作读出的指令码为0ach，存入ir寄存器后，ir3、ir2的值为11（二进制），此为无条件跳转控制，指令码存入upc后，从um读出的微指令为0c6ffffh，表示以pc为地址从em中读出数据并送到数据总线dbus上，因为elp有效，与ir3、ir2组合产生pc的打入信号，将dbus上的数据存入pc中，下一条取指微指令按新的pc值读出程序的指令码。mov a，#01：程序从头重新执行。第三章 设计内容3.1指令系统3.1.1“异或”指令3.1.2“读取”指令3.1.3 “sta”指令启动pc-ar-abusdbus-dr-irpc+1-pc译码或测试ir-ar-abusdbus-ro取指令阶