触发器及其应用电路教学课件PPT.pdf

第第3章 触发器及其基 本应用电路 章 触发器及其基 本应用电路 2011-05-15数字逻辑基础 2 本章要求本章要求 掌握触发器的基本类型及其状态描述掌握触发器的基本类型及其状态描述 了解触发器的结构与工作原理了解触发器的结构与工作原理 掌握触发器的基本应用电路掌握触发器的基本应用电路 2011-05-15数字逻辑基础 3 引言引言 触发器是具有触发器是具有记忆功能记忆功能的逻辑单元的逻辑单元 触发器（触发器（flip-flop）：）：由时钟信号由时钟信号触发引起输出状态改 变，并且该状态在下一次被触发之前始终 触发引起输出状态改 变，并且该状态在下一次被触发之前始终不会改变不会改变的器 件 的器 件 锁存器（锁存器（latch）：输出状态不是由时钟信号触发，或 者虽然由时钟信号触发但在时钟信号的某个电平下输出 会 ）：输出状态不是由时钟信号触发，或 者虽然由时钟信号触发但在时钟信号的某个电平下输出 会随着输入改变而改变随着输入改变而改变的器件。有时也混称为的器件。有时也混称为触发器触发器 改变触发器状态的输入信号称为改变触发器状态的输入信号称为触发信号触发信号。有。有脉冲触 发 脉冲触 发，边沿触发等边沿触发等 2011-05-15数字逻辑基础 4 3.1 触发器的基本类型及其状态描述触发器的基本类型及其状态描述 四类触发器：四类触发器：rs，jk，d 和和 t 触发器。触发器。 通过通过真值表真值表或或逻辑方程逻辑方程来描述输入输出逻辑关 系。 来描述输入输出逻辑关 系。 描述触发器的逻辑功能的真值表称为触发器的 描述触发器的逻辑功能的真值表称为触发器的 状态表状态表和和激励表激励表，描述触发器的逻辑方程称为 ，描述触发器的逻辑方程称为 特征方程特征方程。 2011-05-15数字逻辑基础 5 基本基本rs 触发器触发器 srqn+1 101 010 00qn 11 ? (2). 产生一个有效的产生一个有效的cp脉冲，数据就被存储在寄存器内了脉冲，数据就被存储在寄存器内了; (3). 寄存器的数据输出端呈现了寄存器内部的数据，随时可 被其它设备读取。 寄存器的数据输出端呈现了寄存器内部的数据，随时可 被其它设备读取。 2011-05-15数字逻辑基础 67 带有异步清零信号的 并行输入 带有异步清零信号的 并行输入/并行输出寄存器的结构和图形符号并行输出寄存器的结构和图形符号 1d c1 d1 cp c1cp r 1d c1 r 1d c1 r 1d c1 r 1 1 d3 d2 d0 q0 q0 q1 q1 q2 q2 q3 q3 rd 1d d1 d3 d2 d0 q0 q0 q1 q1 q2 q2 q3 q3 rd r 2011-05-15数字逻辑基础 68 cp qn-1 qn-2 dout (q0) 1d c1 cp 1d c1 1d c1 12nn-10 din q0qn-2qn-1 dout n+1 data0 data0 data0 data0 data1 data1 data1 data1 data2 data2 din (dn-1)data(n-1) data(n-1) data(n-2) data(n-2) data(n-2) data(n-1)data(n-3) 串行输入串行输入/串行输出寄存器（移位寄存器）串行输出寄存器（移位寄存器） 2011-05-15数字逻辑基础 69 实际的移位寄存器实际的移位寄存器 1d c1 cp d1 r 1d c1 q0 r 1d c1 q1 r 1d c1 q2 r 1d c1 q3 r 1d c1 q4 r 1d c1 q5 r 1d c1 q6 r q7 & 1 1 d2 rd 既可以作为串行输入既可以作为串行输入/串行输出寄存器，也可以作为串行输出寄存器，也可以作为串行 输入 串行 输入/并行输出并行输出寄存器寄存器 2011-05-15数字逻辑基础 70 并行输入并行输入/串行输出寄存器串行输出寄存器 2011-05-15数字逻辑基础 71 左移与右移（移位寄存器）左移与右移（移位寄存器） msb（most significant bit）：一个数据的最高位）：一个数据的最高位 lsb（least significant bit）：一个数据的最低位）：一个数据的最低位 左移：首先移入或移出移位寄存器的是左移：首先移入或移出移位寄存器的是msb 右移：首先移入或移出移位寄存器的是右移：首先移入或移出移位寄存器的是lsb 具体执行哪种操作取决于最高位位置的指定（首先移入或移 出的为 具体执行哪种操作取决于最高位位置的指定（首先移入或移 出的为lsb，则为右移，反之为左移。），则为右移，反之为左移。） 2011-05-15数字逻辑基础 72 左移与右移左移与右移 1d c1 cp d1 r 1d c1 q0 r 1d c1 q1 r 1d c1 q2 r 1d c1 q3 r 1d c1 q4 r 1d c1 q5 r 1d c1 q6 r q7 & 1 1 d2 rd 左移：左移：q7 msb 右移：右移：q0 msb 2011-05-15数字逻辑基础 73 累加器累加器（寄存器（寄存器+加法器）加法器） 寄存器寄存器 加法器加法器 clk b a a 寄存器寄存器 alu clk b a a 控制控制 (a)基本结构(a)基本结构(b)采用)采用alu的结构的结构 2011-05-15数字逻辑基础 74 用寄存器构成延时单元用寄存器构成延时单元 z-1 b b x(n)y(n) y(n-1) 寄存器乘法器加法器寄存器乘法器加法器 cp dq b常数输入常数输入x(n) y(n)y(n-1)by(n-1) 算法结构 数字逻辑结构 算法结构 数字逻辑结构 2011-05-15数字逻辑基础 75 c1 1d c1 1d c1 1d cp p= q comp p 0 n q 0 n 待检测 的数据 输出 输入 数据流 数字序列检测电路的一般结构数字序列检测电路的一般结构 数字序列检测电路数字序列检测电路 2011-05-15数字逻辑基础 76 例：设计例：设计1位数字序列检测电路，当输入数字序列符合某个特 定的序列（例如“ 位数字序列检测电路，当输入数字序列符合某个特 定的序列（例如“001”）时输出”）时输出1，否则输出，否则输出0 c1 1d c1 1d cp 输出 输入 & 延时部分延时部分 译码部分译码部分 2011-05-15数字逻辑基础 77 例例 已知某种转换的要求如下：输入与输出数据均为已知某种转换的要求如下：输入与输出数据均为1位二进制 数字序列。 位二进制 数字序列。正转换正转换过程过程（a-b）是：当输入数据中出现 “ 是：当输入数据中出现 “1”时，输出数据发生变化，即原来是“”时，输出数据发生变化，即原来是“1”的变为 “ ”的变为 “0”，原来是“”，原来是“0”的变为“”的变为“1”；当输入数据为“”；当输入数据为“0” 时，输出保持不变。 ” 时，输出保持不变。逆转换逆转换过程过程(b-a)是将上述过程倒过 来，即输入数据发生变化时输出为“ 是将上述过程倒过 来，即输入数据发生变化时输出为“1”，否则输出为 “ ”，否则输出为 “0”。试设计一个数字逻辑实现上述转换，且可以由一个 选择输入 ”。试设计一个数字逻辑实现上述转换，且可以由一个 选择输入s确定其实现哪一种转换。确定其实现哪一种转换。 a b cp 2011-05-15数字逻辑基础 78 =1 c1 1d a(n) cp b(n) b(n-1)=1 c1 1db(n) cp a(n) b(n-1) 正转换 逆转换正转换 逆转换 2011-05-15数字逻辑基础 79 &1=1 c1 1d x cp sy 合并合并 2011-05-15数字逻辑基础 80 本章概要本章概要 触发器的基本特性是：触发器的基本特性是： 1、具有两个稳定的输出状态，、具有两个稳定的输出状态， 2、可以在输入信号的作用下改变状态。、可以在输入信号的作用下改变状态。 3、触发器具有记忆作用。、触发器具有记忆作用。 2011-05-15数字逻辑基础 81 按照逻辑功能的不同，触发器可以分为按照逻辑功能的不同，触发器可以分为rs、jk、d和和t 四种类型。不同逻辑功能的触发器之间可以四种类型。不同逻辑功能的触发器之间可以相互转换相互转换。 按照电路结构的不同，触发器可以分为按照电路结构的不同，触发器可以分为锁存器锁存器、主从触 发器 主从触 发器和和边沿触发器边沿触发器三种类型。边沿触发器又可细分为三种类型。边沿触发器又可细分为维 持阻塞结构 维 持阻塞结构、基于门电路延时的结构基于门电路延时的结构以及以及基于基于cmos传 输门的主从结构 传 输门的主从结构等三种。等三种。 必须分清这两种分类的区别：必须分清这两种分类的区别：逻辑功能逻辑功能表示触发器的输 出状态与输入的逻辑关系， 表示触发器的输 出状态与输入的逻辑关系，电路结构电路结构决定了触发器的动 作特点。所以，相同的电路结构类型可以构成不同逻辑 功能的触发器，相同逻辑功能的触发器也可能有不同的 电路结构类型。 决定了触发器的动 作特点。所以，相同的电路结构类型可以构成不同逻辑 功能的触发器，相同逻辑功能的触发器也可能有不同的 电路结构类型。 2011-05-15数字逻辑基础 82 触发器是时序逻辑