课程设计（论文）-AD9850的任意波形发生器的设计.doc

第 1 页 共 31 页1 ad9850任意波形发生器的设计1 设计思想 信号发生器广泛应用于电子电路、自动控制和科学试验等领域。是一种为电子测量和计量工作提供符合严格技术要求的电信号设备，也是应用最广泛的电子仪器之一，几乎所有的电参量的测量都需要用到信号发生器。本设计研究的信号发生器的基本思路是：基于dds芯片ad9850基础的任意波形发生器。系统是基于ad9850芯片产生的波形。它是由相位累加器、正弦查询表、d/a转换器组成的集成芯片。其中相位累加器的位数n=32位，寻址ram用14位，舍去18位，采用高速10位数模转换，dds的时钟频率为125mhz，输出信号频率分辨率可达0.0291hz；系统的微处理器采用8051，外围电路主要是接口电路、调幅电路、滤波电路和积分电路的设计。同时还包括键盘接口。系统的软件主要是启动和初始化8051，然后处理键盘输入的频率控制字和相位控制字，并将其转换为32位的二进制数的控制字，最后并行递交给ad9850并启动ad9850，让它实现从正弦查询表中取数产生波形再输出。.1 选题背景在电子技术领域中，经常要用一些信号作为测量基准信号或输入信号，也就是所谓的信号源。信号源有很多种，包括正弦波信号源、函数发生器、脉冲发生器、扫描发生器、任意波形发生器、合成信号源等。作为电子系统必不可少的组成部分的信号源，在很大程度上决定了系统的性能，因而常称之为电子系统的“心脏”。随着电子技术的发展，对信号源的要求越来越高，要求其输出频率高达微波频段甚至更高，频率范围从零hz到几ghz频率分辨率达到mhz甚至更小，相应频点数更多;频率转换时间达到ns级:频谱纯度越来越高。同时，对频率合成器功耗、体积、重量等也有更高的要求。而传统的信号源采用振荡器，只能产生少数几种波形，自动化程度较低，且仪器体积大、灵活性与准确度差。而现在要求信号源能产生波形的种类多、频率高，而且还要体积小、可靠性高、操作灵活、使用方便及可由计算机控制。所以要实现高性能的信号源，必须在技术手段上有新的突破。当今高性能的信号源均通过频率合成技术来实现，随着计算机、数字集成电路和微电子技术的发展，频率合成技术有了新的突破,直接数字频率合成技术(direct digital synthesis dds)，它是将先进的数字信号处理理论与方法引入到信号合成领域的一项新技术，它的出现为进一步提高信号的频率稳定度提供了新的解决方法。同时，随着微电子技术的迅速发展，尤其是单片机技术的发展，智能仪器也有了新的进展，功能更加完善，性能也更加可靠，智能程度也不断提高直接数字式频率合成技术的出现导致了频率合成领域的一次重大革命。直接数字频率合成器问世之初，构成dds元器件的速度的限制和数字化引起的噪声这两个主要缺点阻碍了dds的发展与实际应用。近几年超高速数字电路的发展以及对dds的深入研究，dds的最高工作频率以及噪声性能已接近并达到锁相频率合成器相当的水平。随着微电子技术的迅速发展，直接数字频率合成器得到了飞速的发展，它以有别于其他频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。现已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。信号发生器是一种常用的信号源,广泛应用于电子测量、自动控制和工程设计等领域。随着电子技术的发展,对信号源频率的稳定度、准确度以及频谱纯度的要求越来越高。dds(直接数字合成)技术是从相位概念出发直接合成所需波形的一种新的频率合成技术,与传统的模拟式波形产生法相比,它具有相位变换连续、频率转换速度快、分辨率高、稳定度高、相位噪声小、便于集成、易于调整及控制灵活等多种优点。基于dds技术的信号发生器是一类新型信号源,它已成为众多电子系统中不可缺少的组成部分2 dds概要2.1 dds结构1971年，美国学者j.tierney等人撰写的“a digital frequency synthesizer”-文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新组成原理。限于当时的技术和器件产，它的性能指标尚不能与已有的技术相比，故没受到重视。近几年间，随着微电子技术的迅速发展，直接数字频率合成器（direct digital frequency synthesis简称dds或ddfs）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。具体体现在相对带宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。dds是直接数字式频率合成器（direct digital synthesizer）的英文缩写。与传统的频率合成器相比，dds具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。直接数字频率合成器（direct digital synthesizer）是从相位概念出发直接合成所需波形的一种频率合成技术。一个直接数字频率合成器由相位累加器、加法器、波形存储rom、d/a转换器和低通滤波器（lpf）构成。dds的原理框图如下所示：stsnn位波形控制字wn位频率控制字k相位控制字p图2.1 dds原理框图其中k为频率控制字、p为相位控制字、w为波形控制字、fc为参考时钟频率，n为相位累加器的字长，d为rom数据位及d/a转换器的字长。相位累加器在时钟fc的控制下以步长k作累加，输出的n位二进制码与相位控制字p、波形控制字w相加后作为波形rom的地址，对波形rom进行寻址，波形rom输出d位的幅度码s(n)经d/a转换器变成阶梯波s(t)，再经过低通滤波器平滑后就可以得到合成的信号波形。合成的信号波形形状取决于波形rom中存放的幅度码，因此用dds可以产生任意波形。这里我们用dds实现正弦波的合成作为说明介绍。2.1.1 频率预置与调节电路k被称为频率控制字，也叫相位增量。dds方程为：f0=fclk/2n，f0为输出频率，fc 为时钟频率。当k=1时，dds输出最低频率（也即频率分辨率），为fc/2n,而dds的最大输出频率由nyquist采样定理决定，即fc/2，也就是说k的最大值为2n-1。因此，只要n足够大，dds可以得到很细的频率间隔。要改变dds的输出频率，只要改变控制字k即可。2.1.2累加器 fc频率控制字相位量化序列图2.2 累加器框图相位累加器由n位加法器与n位寄存器级联构成。每来一个时钟脉冲fc，加法器将频率控制字k与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。寄存器将加法器在上一个时钟作用下继续与频率控制字进行相加。这样，相位累加器在时钟的作用下，进行相位累加。当相位累加器累加满时就会产生一次溢出，完成一个周期性的动作。2.2.3 控制相位的加法器通过改变相位控制字p可以控制输出信号的相位参数。令相位加法器的字长为n，当相位控制字由0跃变到p（p0）时，波形存储器的输入为相位累加器的输出与相位控制字p之和，因而其输出的幅度编码相位会增加p/2n，从而使最后输出的信号产生相移。2.2.4 控制波形的加法器通过改变波形控制字w可以控制输出信号的波形。由于波形存储器中的不同波形是分块存储的，所以当波形控制字改变时，波形存储器的输入为改变相位后的地址与波形控制字w（波形地址）之和，从而使最后输出的信号产和相移。2.2.5 波形存储器用相位累加器输出的数据作为波形存储器的取样地址，进行波形的相位一幅值转换，即可在给定的时间上确定输出的波形的抽样幅值。n位的寻址rom相当于把0360的正弦信号离散成具有2n个采样值的序列，若波形rom有d位数据位，则2n个样值的幅值d位二进制数值固化在rom中，按照地址的不同可以输出相应相位的正弦信号的幅值。相位幅度变换原理图如下图所示：地址相位量化序列波形幅度量化序列（数据） 图2.3 相位幅度变换原理图2.2.6 d/a转换器d/a转换器的作用是把合成的正弦波数字量转换成模拟量。正弦幅度量化序列s(n)经d/a转换后变成了包络为正弦波的阶梯波s(t)。需要注意的是，频率合成器对d/a转换器的分辨率有一定的要求，d/a转换器的分辨率越高，合成的正弦波s(t)台阶数就越多，输出的波形的精度也就越高。2.2.7 低通滤波器 对d/a输出的阶梯波s(t)进行频谱分析，可知s(t)中除主频fo外，还存在分布在fc,2fc等等的两边fo处的非谐波分量，幅值包络为辛格函数。因此，为了取出主频f0,必须在d/a转换器的输出端接入截止频率为fc/2的低通滤波器。2.2 dds数学原理设有一频率为的余弦信号：现在以采样频率对进行采样，得到的离散序列为： 其中为采样周期。对应的相位序列为 从上式可以看出相位序列呈线性，即相邻的样值之间的相位增量是一个常数，而且这个常数仅与信号的频率有关，相位增量为：因为信号频率与采样频率之间有以下关系： 其中与为两个正整数，所以相位的增量也可以完成：由上式可知，若将的相位均匀的分为等份，那么频率为的余弦信号以频率采样后，它的量化序列的样品之间的量化相位增量为一个不变值。根据上述原理可以构造一个不变量为量化相位增量的量化序列： 然后完成从到另一个序列的映射，由构造序列： 公式（21）公式（2-1）是连续信号经采样频率为采样后的离散时间序列，根据采样定理，当时，经过低通滤波器平滑后，可唯一恢复出。 可见，通过上述变换不变量将唯一的确定一个单频率模拟余弦信号： 该信号的频率为： 公式（22）公式（22）就是直接数字频率合成（dds）的方程式，在实际的dds中，一般取，于是dds方程就可以写成： 公式（23）根据公式（23）可知，要得到不同的频率只要通过改变的具体数值就可以了，而且还可以得到dds的最小频率分辨率（最小频率间隔）为当时的输出频率：可见当参考频率始终一定是，其分辨率由相位累加器的位数决定，若取，则，即分辨率可以达到，这也是最低的合成频率，输出频率的高精度dds的一大优点。由奈奎斯特准则可知，允许输出的最高频率，即，但实际上在应用中受到低通滤波器的限制，通常，以便于滤波镜像频率，一般：由此可见dds的工作频率带较宽，可以合成从直流到的频率信号，同时它的输出相位连续，频率稳定度高。3 总体设计方案31系统设计原理本文提出的采用dds作为信号发生核心器件的全数控函数信号发生器设计方案， 根据输出信号波形类型可设置、输出信号幅度和频率可数控、输出频率宽等要求，选用了美国a/d公司的ad9850 芯片，并通过单片机程序控制和处理ad9850的32位频率控制字， 再经放大后加至以数字电位器为核心的数字衰减网络， 从而实现了信号幅度、频率、类型以及输出等选项的全数字控制。本系统主要由单片机、dds直接频率信号合成器、数字衰减电路、真有效值转换模块、a/d转换模块、数字积分选择电路等部分组成。单片机at89s52是整个系统关键部分，通过对键盘进行扫描读入相位信息，经转换后输出到芯片ad9850，输出波形。键盘输入的数字信息经at89s52控制的lcd1602显示32总体设计框图系统构成如下图3.1所示。lcd1602键盘单片机ad9850低通滤波器信号输出图3.1 系统框图4系统硬件模块的组成4.1 键盘控制模块图4.1 键盘控制电路通过键盘对波形的频率进行控制4.2单片机控制模块主控电路中，以单片机为主体，通过分析键盘输入的数字值，对ad9850写入相应的控制字。它是系统的大脑。单片机（microcontroller，又称微控制器）是在一块硅片上集成了各种部件的微型机算计，这些部件包括中央处理器cpu、数据存贮器ram、程序存贮器rom、定时器/计数器和多种i/o接口电路4.2.1 at89s52主要性能单片机at89s52的主要性能分别为：与mcs-51单片机产品兼容；8k字节在系统可编程flash存储器；1000次擦写周期；全静态操作：0hz33hz、三级加密程序存储器、 32个可编程i/o口线、三个16位定时器/计数器、八个中断源、全双工uart串行通道、低功耗空闲和掉电模式、11掉电后中断可唤醒、看门狗定时器、双数据指针、掉电标识符。14.2.2 at89s52功能特性描述 at89s52是一种低功耗、高性能cmos8位微控制器，具有8k 在系统可编程flash 存储器。使用atmel公司高密度非易失性存储器技术制造，与工业80c51 产品指令和引脚完全兼容。片上flash允许程序存储器在系统可编程，亦适于常规编程器。在单芯片上，拥有灵巧的8 位cpu 和在系统可编程flash，使得at89s52为众多嵌入式控制应用系统提供高灵活、有效的解决方案2。at89s52具有以下标准功能：8k字节flash、256字节ram、32 位i/o 口线、看门狗定时器、2个数据指针、三个16 位定时器/计数器、一个6向量2级中断结构、全双工串行口、片内晶振及时钟电路。另外，at89s52 可降至0hz 静态逻辑操作，支持2种软件可选择节电模式。空闲模式下，cpu停止工作，允许ram、定时器/计数器、串口、中断继续工作。掉电保护方式下，ram内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止3。at89s52的引脚结构如图：图4.2 单片机at89s52引脚结构图p0口：p0口是一个8位漏极开路的双向i/o口。作为输出口，每位能驱动8个ttl逻辑电平。对p0端口写“1”时，引脚用作高阻抗输入。当访问外部程序和数据存储器时，p0口也被作为低8位地址/数据复用。在这种模式下，p0具有内部上拉电阻。在flash编程时，p0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。p1口：p1 口是一个具有内部上拉电阻的8 位双向i/o 口，p1 输出缓冲器能驱动4个ttl逻辑电平。对p1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流。此外，p1.0和p1.2分别作定时器/计数器2的外部计数输入（p1.0/t2）和时器/计数器2的触发输入（p1.1/t2ex），在flash编程和校验时，p1口接收低8位地址字节。p2 口：p2 口是一个具有内部上拉电阻的8 位双向i/o 口，p2 输出缓冲器。能驱动4个ttl 逻辑电平。对p2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流。在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行movx dptr）时，p2 口送出高八位地址。在这种应用中，p2口使用很强的内部上拉发送1。在使用8位地址（如movx ri）访问外部数据存储器时，p2口输出p2锁存器的内容。在flash编程和校验时，p2口也接收高8位地址字节和一些控制信号4。随着计算机技术的高速发展，单片机以其自身的特点，已广泛应用于智能仪器、工业控制、家用电器、电子玩具等各个领域。4.2.3 时钟电路图4.3 时钟电路xtal1是片内振荡器的反相放大器输入端，xtal2则是输出端，使用外部振荡器时，外部振荡信号应直接加到xtal1，而xtal2悬空。内部方式时，时钟发生器对振荡脉冲二分频，如晶振为12mhz，时钟频率就为6mhz。晶振的频率可以在1mhz-24mhz内选择。电容取30pf左右。at89c51中有一个用于构成内部振荡器的高增益反相放大器，引脚xtal1和xtal2分别是该放大器的输入端和输出端。这个放大器与作为反馈元件的片外石英晶体或者陶瓷谐振器一起构成自激振荡器5。片外石英晶体或者陶瓷谐振器及电容c1、c2接在放大器的反馈回路中构成并联振荡电路。对外接电容c1、c2虽然没有十分严格的要求，但电容容量的大小会轻微影响振荡频率的高低、振荡器工作的稳定性、起振的难易程序及温度稳定性，这里采用电容30pf，晶振采用11.0592mhz。4.2.4复位电路at89c51的外部复位电路有上电自动复位和手动按键复位。上电复位电容充电来实现。手动按键复位又分为按键电平复位和按键脉冲复位。按键电平复位电路是在普通rc复位电路的基础上接一个有下拉电阻10k、上拉电容10f接vcc,电源由开关经串接的1k限流电阻至复位脚（和上拉电容并联），上拉电容支路负责在“上电”瞬间实施复位；开关通过1k上拉电阻和10k下拉电阻分压器，保证对单片机实施按键电平复位。电路图如下图所示：图4.4复位电路4.3 lcd显示模块现在的字符型液晶模块已经是单片机应用设计中最常用的信息显示器件了。1602型lcd显示模块具有体积小，功耗低，显示内容丰富等特点。4.3.1 lcd1602的主要性能1602型lcd可以显示2行16个字符，有8位数据总线d0d7和rs，r/w，en三个控制端口，工作电压为5v，并且具有字符对比度调节和背光功能6。1602型lcd的接口信号说明，如表4.1所示：表4.1 lcd1602接口说明编号符号引脚说明编号符号引脚说明1vss电源地9d2data i/o2vdd电源正极10d3data i/o3vl液晶显示偏压信号11d4data i/o4rs数据/命令选择端（h/l）12d5data i/o5r/w读写选择端（h/l）13d6data i/o6e使能信号14d7data i/o7d0data i/o15bla背光源正极8d1data i/o16blk背光源负极基本操作程序读状态：输入：rs=l，rw=h，e=h输出：d0d7=状态字读数据：输入：rs=h，rw=h，e=h输出：无写指令：输入：rs=l，rw=l，d0d7=指令码，e=高脉冲 输出：d0d7=数据写数据：输入：rs=h，rw=l，d0d7=数据，e=高脉冲 输出：无43.2 lcd1602与单机的连接图4.5 lcd与单片机的接口电路在实际的接线中，1602的db0db7与89s52的p0口相接，rs与p1.3相接，r/w与p1.2相接，e与p1.1相接。vl与地之间接一个10k的滑动变阻器来到1602初始显示的调节。4.4 ad9850 与单片机连接模块4.4.1 ad9850简介随着数字技术的飞速发展,用数字控制方法从一个参考频率源产生多种频率的技术,即直接数字频率合成(dds)技术异军突起。美国ad公司推出的高集成度频率合成器ad9850便是采用dds技术的典型产品之一。ad9850采用先进的cmos工艺,其功耗在3.3v供电时仅为155mw,扩展工业级温度范围为4080,采用28脚ssop表面封装形式。ad9850的引脚排列如图4.6所示,图4.7为其组成框图。中层虚线内是一个完整的可编程dds系统,外层虚线内包含了ad9850的主要组成部分7。图4.6 ad9850管脚排列图图4.7 ad9850组成框图ad9850内含可编程dds系统和高速比较器,能实现全数字编程控制的频率合成。可编程dds系统的核心是相位累加器,它由一个加法器和一个n位相位寄存器组成, n一般为2432。每来一个外部参考时钟,相位寄存器便以步长m递加。相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包含一个正弦波周期的数字幅度信息,每一个地址对应正弦波中0360范围的一个相位点。查询表把输入地址的相位信息映射成正弦波幅度信号,然后驱动dac以输出模拟量。相位寄存器每过2n/m个外部参考时钟后返回到初始状态一次,相应地正弦查询表每经过一个循环也回到初始位置,从而使整个dds系统输出一个正弦波。输出的正弦波周期t0=tc2n/ m,频率fout=mfc/ 2n,tc、fc分别为外部参考时钟的周期和频率。ad9850采用32位的相位累加器将信号截断成14位输入到正弦查询表,查询表的输出再被截断成10位后输入到dac, dac再输出两个互补的电流8。dac满量程输出电流通过一个外接电阻rset调节,调节关系为： rset的典型值是3.9k。将dac的输出经低通滤波后接到ad9850内部的高速比较器上即可直接输出一个抖动很小的方波。其系统功能如图3-3所示。图4.8 ad9850系统功能图ad9850在接上精密时钟源和写入频率相位控制字之后就可产生一个频率和相位都可编程控制的模拟正弦波输出,此正弦波可直接用作频率信号源或经内部的高速比较器转换为方波输出。在125mhz的时钟下, 32位的频率控制字可使ad9850的输出频率分辨率达0.0291hz;并具有5位相位控制位,而且允许相位按增量180、90、45、22.5、11.25或这些值的组合进行调整。4.4.2 ad9850的控制字与控制时序ad9850有40位控制字, 32位用于频率控制,5位用于相位控制, 1位用于电源休眠(powerdown)控制, 2位用于选择工作方式。这40位控制字可通过并行方式或串行方式输入到ad9850,图4.9是控制字并行输入的控制时序图,在并行装入方式中,通过8位总线d0d7将可数据输入到寄存器,在重复5次之后再在fq-ud上升沿把40位数据从输入寄存器装入到频率/相位数据寄存器(更新dds输出频率和相位),同时把地址指针复位到第一个输入寄存器。接着在w-clk的上升沿装入8位数据,并把指针指向下一个输入寄存器,连续5个w-clk上升沿后, w-clk的边沿就不再起作用,直到复位信号或fq-ud上升沿把地址指针复位到第一个寄存器9。图4.9 控制字并行输入的时序图图4.10 控制字串行输入的时序图在串行输入方式,w-clk上升沿把25引脚的一位数据串行移入,当移动40位后,用一个fq_ud脉冲即可更新输出频率和相位。图4.10是相应的控制字串行输入的控制时序图。ad9850的复位(reset)信号为高电平有效,且脉冲宽度不小于5个参考时钟周期。ad9850的参考时钟频率一般远高于单片机的时钟频率,因此ad9850的复位(reset)端可与单片机的复位端直接相连。表4.2ad9850串行装载的数据结构位代号功能位代号功能位代号功能位代号功能w0freq-b0(lsb)w10freq-b10w20freq-b20w30freq-b30w1freq-b1w11freq-b11w21freq-b21w31freq-b31(msb)w2freq-b2w12freq-b12w22freq-b22w32controlw3freq-b3w13freq-b13w23freq-b23w33controlw4freq-b4w14freq-b14w24freq-b24w34power-downw5freq-b5w15freq-b15w25freq-b25w35phase-b0(lsb)w6freq-b6w16freq-b16w26freq-b26w36phase-b 1w7freq-b7w17freq-b17w27freq-b27w37phase-b 2w8freq-b8w18freq-b18w28freq-b28w38phase-b 3w9freq-b9w19freq-b19w29freq-b29w39phase-b4(msb)在表4.2中，位w0w31的32位是频率控制字，改变它的内容可以改变ad9850的输出频率。位w32和w33用于工厂测试，应向这两位赋0。位w34用来控制ad9850的上电和掉电，当不需要输出信号时，通过打这一位置1来实现掉电。位w35w39的5位是相位控制字，改变它的内容可以改变ad9850的输出相位。串行装载时，ad9850的d7引脚和w_clk引脚组成同步串行接口，这个接口可以直接与89s52相接连。40位控制/数据字通过ad9850的d7引脚在w_clk引脚的脉冲信号上升边沿作用下分40次装入。w0在前，w39在后，依次装入。完成40位控制/数据字的装载后，fq_ud引脚的脉冲信号上升沿刷新ad9850的工作状态，同时复位寄存器指针，准备下一次位控制/数据字的装入。44.3单片机与ad9850的接口ad9850有两种与微机并行打印口相连的评估版,并配有windows下运行的软件,可以作为应用参考,但运用单片机实现对dds的控制与微机实现的控制相比,具有编程控制简便、接口简单、成本低,容易实现系统的小型化等优点,因此普遍采用mcs51单片机作为控制核心来向ad9850发送控制字。单片机与ad9850的接口既可采用并行方式,也可采用串行方式,但为了充分发挥芯片的高速性能,应在单片机资源允许的情况下尽可能选择并行方式,本文重点介绍其并行方式的接口。p3.1 i/o方式并行接口i/ o方式的并行接口电路比较简单,但占用单片机资源相对较多,图3-8是i/o方式并行接口的电路图,ad9850的数据线d0d7与p1口相连, fq_ud和w_clk分别与p2.3(10引脚)和p2.4(11引脚)相连,所有的时序关系均可通过软件控制实现。图4.11 ad9850与单片机连接4.5.滤波电路设计为了使输出的频率不受外界和一些杂波的干扰，需用一个低通滤波器(lpf)滤除高次谐波。常用的滤波器的频率响应有三种:巴特沃斯型（butterworth），切比雪夫型 (chebyshev)和椭圆型 (cauer)。其中巴特沃斯滤波器通带最平坦，它的通带内没有纹波，在靠近零频处，有最平坦通带，趋向阻带时衰减单调增大，缺点是从通带到阻带的过渡带最宽，对于带外干扰信号的衰减作用最弱，过渡带不够陡峭，因此它适用于对通带要求较高，而去除的频率离通带较远的情况;切比雪夫滤波器在通带内衰减在零值和一个上限值之间做等起伏变化，阻带内衰减单调增大，带内有起伏，但过渡带比较陡峭;椭圆滤波器不仅通带内有起伏，阻带内也有起伏，而且过渡带陡峭。比较起来，椭圆滤波器性能更好，本设计中采用的是椭圆滤波器10。具体电路图如图4.13所示。图4.13 滤波电路5 软件设计与调试51 程序流程图 通过程序预置频率，并实现对频率步进的控制，处理用户由键盘键入的频率值，判断是否超出范围，生成频率控制字，经并行方式送入dds，合成用户所需的频率，并通过程序实现频率的显示。程序流程图如下：图5.1 程序流程图dds的时钟频率很高，对周围电路有一定影响，在电路中采取了一些抗干扰措施，如：引线尽量短，减少交叉，每个芯片的电源与地之间都解忧去耦电容，数字地与模拟地分开。在lcd的显示调节时也要选取适当的电阻才能使液晶屏正常的显示，常选取的阻值为1000欧左右。5.2软件调试本系统的软件调试可以在keil uvision2的环境中完成，keil系统为软件的开发和调试提供了良好的用户界面和强大的功能，程序调试无误后，可以装入proteus中进行仿真，也可以直接下载到单片机中进行调试。采用自下而上即单独调试好每一个模块后，再连接成一个完整的系统调试。6 硬件电路制作本次论文设计的原理图绘制和pcb制作所采用的软件是protel99se。6.1 电路实现的基本步骤1）单片机方案设计。2）电路原理图：利用电路设计软件，将方案用标准的电路原理图表示，为电路板图的生成提供依据。本系统的原理图绘制和pcb绘制都是在protel99se中完成。3）电路板图：根据单路原理图，利用电路设计软件，生成电路板图。根据该电路板土就可以加工生成印刷电路板。4）制板：印刷电路板的生产厂商根据用户提供的电路板图，加工印刷电路板。5）程序的调试和烧录：印刷电路板制作完毕，将器件焊接于其上，并进行单片机程序的烧录和电路的调试11。6.2 原理图的绘制1) 创建一个新的设计文件管理库 执行file|new命令新建一个管理数据库文件，选择schematic document图标，单击ok。 2) 加载元件库 在电路图放置元件之前，必须先加载库文件。执行主菜单的design|add remove library命令或单击左侧设计管理器的add|remove按钮。 3) 绘制电路图 放置元件、绘制导线、放置电源部件、放置电气连接点、放置文字标注。 4) 修改元件参数 5) 保存原理图6.3 印制线路板设计的主要问题1) 焊盘重叠 焊盘（除表面贴装焊盘外）的重叠，也就是孔的重叠放置，在钻孔时会因为在一处多钻孔导致断钻头、导线损伤。2) 图形层的滥用违反常规设计，如元件面设计在bottom层，焊接面设计在top，造成文件编辑时正反面错误。pcb板内若有需铣的槽，要用keepout layer 或board layer层画出，不应用其它层面，避免误铣或没铣。3) 异型孔若板内有异型孔，用keepout 层画出一个与孔大小一样的填充区即可。异形孔的长/宽比例应2：1，宽度应1.0mm，否则，钻床在加工异型孔时极易断钻，造成加工困难。4) 字符的放置字符遮盖焊盘smd焊片，给印制板的通断测试及元件的焊接带来不便。字符设计的太小，造成丝网印刷的困难，使字符不够清晰。5) 单面焊盘孔径的设置单面焊盘一般不钻孔，若钻孔需标注，其孔径应设计为零。如果设计了数值，这样在产生钻孔数据时，其位就会钻出孔，轻则会影响板面美观，重则板子报废。单面焊盘若要钻孔就要做出特殊标注。6) 用填充区块画焊盘用填充块画焊盘在设计线路时能够通过drc检查，但对于加工是不行的，因此类焊盘不能直接生成阻焊数据，上阻焊剂时，该填充块区域将被阻焊剂覆盖，导致器件焊接困难13。7) 表面贴装器件焊盘太短对于通断测试而言，对于太密的表面贴装器件，其两脚之间的间距相当小，焊盘也相当细，安装测试须上下（右左）交错位置，如焊盘设计的太短，虽然不影响器件贴装，但会使测试针错不开位。8) 大面积网格的间距太小组成大面积网格线同线之间的边缘太小（小于0.30mm），在印制过程中会造成短路。9) 大面积铜箔距外框的距离太近大面积铜箔外框应至少保证0.20mm以上的间距，因在铣外形时如铣到铜箔上容易造成铜箔翘及由其引起焊剂脱落问题。10) 线条的放置两个焊盘之间的连线，不要断断续续的画，如果想加粗线条不要用线条来重复放置，直接改变线条width即可，这样的话在修改线路的时候易修改。结论毕业设计完成的主要工作是完成单片机控制ad98