数字电子时钟课程设计报告.docx

华北科技学院课程设计数字时钟课程设计报告目 录一设计的目的、任务和要求2二设计的方案的选择与论证4三电路的设计5 （a）设计内容5（b）数字时钟结构的设计5（c）设计步骤61.时钟脉冲发生器的设计62.时分秒计数电路的设计83.计数器的组间级联设计134.校准电路的设计15四. 电路的仿真与调试17五总结及心得19六附录21七参考文献22一、设计的目的、任务和要求(1) 设计目的电子技术（数字）课程设计是电子技术基础课程的实践性教学环节，通过该教学环节，要求达到以下目的：1. 使学生进一步掌握数字电子技术的理论知识，培养学生工程设计能力和综合分析问题、解决问题的能力；2. 使学生基本掌握常用电子电路的一般设计方法，提高电子电路的设计和实验能力；3. 熟悉并学会选用电子元器件，为以后从事生产和科研工作打下一定的基础。（二）设计任务1显示时、分、秒。2，可以24小时制或12小时制。3具有校时功能，分别对小时和分钟单独校时，对分钟校时的时候，最大分钟不向小时进位。校时时钟源可以手动输入或借用电路中的时钟。4为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。（三）设计要求1.设计时综合考虑实用、经济并满足性能指标要求；2.必须独立完成设计课题；3.合理选用原件；4.按时完成设计任务并提交设计报告。二、设计的方案的选择与论证考虑到实用、经济和性能指标的满足，运用cb555，74ls160, cc4011,电阻，电容等器件经行电子时钟电路的计数及校准功能的设计。运用cb555与电阻电容组合连接成一个周期为一秒的多谐振荡器，用与非门的组合连接成校准电路对电子时钟进行校对。在连接计算器电路时可以用整体置零法和整体置数法。本实验电路采用整体置零法.总体电路是由各功能电路或单元电路组成的。数字电子钟是由振荡电路、时间计数电路、数码显示电路和校时电路组成。 3、 电路的设计（a）设计内容运用cb555定时器，电阻，电容设计一个多谢振荡器，用多片74ls160、多片显示译码器、与非门的组合设计时、分、秒计数器，用于非门的组合连接校准电路。用两片74ls160级联构成60进制计数器，用来计“秒”，其cp输入信号为秒脉冲；另两片74ls160级联构成60进制计数器，用来计“分”，其cp输入为“秒”变为0时产生的一个下降沿信号；还有两片74ls90级联构成24进制计数器，用来计“时”，其cp输入为“分”变0时产生的一个下降沿信号。这样六片74ls160实现了数字钟的计时功能。它们的输出用六片数码显示管显示。（b）数字时钟主要由以下几个部分组成：秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，清零电路组成。电路设计结构图如图一所示。图一 电路设计结构图（c）设计步骤1. 设计时钟脉冲发生器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。一般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与rc组成的多谐振荡器。根据理论知识运用，运用cb555定时器与电阻电容组合设计多谐振荡器的振荡器的周期为1秒，即周期t=1，根据理论知识得，多谐振荡器周期的计算公式为：t=t1+t2=r1+2r2cln2，多谐振荡器频率的计算公式为：f=1t =1r1 +2r2 cln2，占空比的计算公式为：q=r1 +r2r1+2r2 ,通过以上公式计算多谐振荡器的周期频率的大小跟外接电阻的阻值。运用cb555定时器设计多谐振荡器，由cb555定时器的参数特性可知，当电源电压为5v时，在100ma的输出电流下输出电压的典型值为3.3v，所以取vcc=5v时可以满足对输出周期为一秒的脉冲信号的要求。令占空比q=23，c=10uf时，得r1=r2，则t=t1+t2=r1+2r2cln2=1，即3r1cln2=1，则r1=r2=13ln2=13*10-5*0.69=48k 。通过计算得电阻r=48k，电容c=10uf，因两个电阻的大小相等，所以取两只阻值为47k的电阻和一个阻值为2k的电位器串联，得到设计电路，如图二所示。 图二 时钟脉冲发生器2. 设计时分秒计数电路（1） 秒计数器的设计 秒脉冲信号经过6级计数器，分别得到“秒”个位、十位，“分”个位、十位以及“时”个位、十位的计时。“秒”、“分”计数器为60进制，小时为24进制。60进制计数器数字钟的“分”和“秒”计数器均为模60的计数器，它们的个位都是十进制计数器，而十位则是六进制计数器，其计数规律为：要想实现计数功能，可以选用74ls90芯片级联组成模数为60的计数器，也可以用4518双重bcd加法计数器芯片，采用反馈归零法实现秒60进制，还可以用74ls160十进制芯片来实现。若选用74ls90级联的话，只要一级出现问题，则整个计数功能模块都会受到影响，从而使计数出现问题。所以，综合考虑，选用74ls160十进制芯片，它不仅造价便宜，使用普遍，而且使用方便。其管脚图如图三所示。图三 74ls160的管脚图秒计数器的设计电路如图四所示。图四 秒计数器的设计电路图（2） 分计数器的设计 同样通过整体置数法运用两片74ls160、与非门和两片显示译码器连接成60进制的计数器作为分的计数电路。两个芯片的复位端clr和分个位芯片的工作状态控制端enp、ent接高电平，分十位芯片的工作状态控制端enp、ent接分个位芯片的进位输出端。 分个位计数单元为10进制计数器，无需进制转换，当qdqcqbqa变成1001时，通过与非门把它接回到置数端，计数器的输入置为0000，使计数器又从0000开始，如此重复。分十位计数单元为6进制，当qdqcqbqa变成0101时，通过与非门把它接回置数端，计数器的输入置为0000，计数器又从0000开始，如此重复，十位和个位合起来就是60进制。同时两个分计数芯片的脉冲输入端接秒计数器的进位输出端，当各个芯片开始工作时，秒计数器的进位输出端给分计数器的两片分计数芯片的输入高电平脉冲，使分计数器开始计数，当分计数器的输出为59状态时使两个芯片的置数端工作，进行置数，同时分十位上的进位信号传输给“时”个位的计数单元。分计数器的设计电路如图五所示。图五 分计数器的设计电路（3） 时计数器的设计时计数单元为24进制计数器，其输出为8421bcd码。同样采用十进制计数器74160n来实现时间计数单元的计数功能。数字钟的“时”计数器为模24的计数器，它的个位是四进制计数器，而十位则是二进制计数器，其计数规律为： 即当数字时钟运行到“23时59分59秒”时计数器再加一个秒脉冲时数字钟自动运行到“00时00分00秒”，实现日常生活的24小时计数制。计数功能的原理，由振荡器给秒个位每秒送一个脉冲，当个位由0循环到9时，个位向十位送一个脉冲，这样依次的，就可以完成计数的功能。时计数器的设计电路如图六所示。图六 时计数器的设计电路3.计数器的组间级联问题“秒”的脉冲输入端接校准电路的输出，“秒”个位的进位输出端接“秒”十位的工作状态控制端，“秒”的进位输出接“分”的两个芯片的脉冲输入端，“分”的个位进位输出端接“分”十位工作状态控制端，“分”的进位输出端接“时”的两个芯片的脉冲输入端，“时”个位进位输出端就“时”十位的工作状态控制端，“时”“分”“秒”的复位端都接高电平，计数器秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为二十四进制。电路如图七所示。图七 计数器的组间级联电路图4.设计校准电路在实际生活当中，由于各种各样的原因，可能会使数字钟计时不准。当数字钟计时出现误差时，必须对时间进行校正，通常称为“校时”。校时是数字钟应该具备的基本功能，要求能对时和分进行校对。对校时电路的设计要求是，在进行小时校正时不影响分和秒计数器的正常计数；同理，进行分校正时不影响秒计数器的正常计数。这时就要进行手动或者自动的校准。若采用自动校准，由于脉冲一直存在，所以校准的时候会带来不便。因此，本次设计采用手动校准。校时脉冲即为秒进位脉冲或分进位脉冲。图7所示电路为校“时”、校“分”电路。其中j1为校“分”用的控制开关，j2为校“时”用的控制开关，j3为总的校时开关。其中，当总校时开关打到校准档时就进行手动校时。校准时开关接5v的直流电源，输入为高电平。经过一个反相器输出低电平。输入的信号经过三个与非门低电平0，送到分计数器的个位计数器，就可以进行校分。同理也可以进行校时。设计的校准电路如图八所示。图八 校准电路的设计电路图四、电路的仿真与调试（1）可以先将系统划分为多谐振荡器、计数器、校准电路、译码显示等部分，对它们分别进行设计与调试，最后联机统调。（2）各部件调试完毕后，用示波器或频率计观察石英晶体振荡器的输出频率（3）将频率为1hz的标准秒脉冲信号分别送入“时“分”、“秒”计数器，检查各级计数器的工作状况。（4）各部件调试正常后，进行组装联调，检查校准电路是否可以实现快速校时，最后对系统进行微调。（5）仿真调试完毕后得电子时钟总电路，如图九所示。图九 电子时钟电路图五、 总结及心得大三我们已经学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解，但那都是一些理论的东西。通过这次对数字钟的设计与制作，让我们了解了电路的设计程序，也对数字钟的原理与设计理念有了一定的了解。我们知道了如何设计出1hz的信号，也对时分秒的设计有了一定的了解，并且知道在实际电路一般步骤为由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路。同时，在此次的数字钟设计过程中，我们更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法，也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。此外，我们也深刻地体会到设计一个电路前先进行仿真的重要性，更深有体会，通过仿真可以对自己设计得电路进行逐级排查和调试，找出电路中问题的所在，及时纠正自己的错误。回顾这次的课程设计，让我感慨颇多，从选题到定稿，从理论到实践，在这过程中我学到很多很多的东西，而且巩固了以前所学过的知识，学到了很多在书本上所没有学到过的知识。通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，在设计和调试中出现了许多问题，同时也发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。在以后的学习过程中，我会做到对所学的知识深入理解，加强巩固，做到理论和实际紧密结合。总的来说，我们在这次课程设计中加强了理论知识的学习和提高了动手能力和思