复旦大学微电子学与固体电子学专业考研设计真题(08、09).pdf

复旦大学 2008年年年年电子线路与集成电路设计电子线路与集成电路设计电子线路与集成电路设计电子线路与集成电路设计试题试题试题试题 一一一一、模拟电路部分模拟电路部分模拟电路部分模拟电路部分 1、判断下列放大电路能否正常放大交流信号。如果不能，请说明理由。 2、线性电路计算题，如右图2： 3、如图3，差分集成电路分析计算题： 1）说明电路工作原理及各晶体管的作用； 2）计算r1和r3的大小； 3）计算电压增益av。 二二二二、数字电路部分数字电路部分数字电路部分数字电路部分 的阻值。，求此时短路时的的电流是）若 电路。为负载时的戴文宁等效）求以 的电流。时，求流过） 222 2 22 4 1 3 2 61 rrr r rr= + 2 r 1 r s v s i 12v 2a 10 图图图图2 cc v 10v 100k 1k 10v cc v 1k 10k -5v g r d r dd v dd v g r d r 图图图图1 a)b)c)d) 图图图图4 ? - - - - + ? - - - - + r1r2 rrc vi ii 出逻辑电路图。要求：有解题步骤；画 所示。数据选择器如图反相信号。 接入数。要求输入端不允许数据选择器实现上述函）用一片 达式）求函数的最简或与表 达式；）求函数的最简与或表 。： 有逻辑函数、设对于逻辑变量 518 183 2 1 )15,14,13,12, 5()11, 7 , 4 , 3 , 1 (),( 5 +=dmdcbaff dcba 图图图图5 en sel w0 w7 y y en mux 4 t 图图图图3 l r o v 1 t 2 t 3 t i v 1 r 2 r 3 r 5 t 6 t 8 t 7 t 9 t + - )9(vvcc+ )9(vvee c r r s scsi sv c ii i i 1 2 11 )( )( 44 =求证： 。为从输入端看进去的电容，为一电容倍增电路。、如右图 9、简答题： 1）简述eda设计流程。 2）简述模拟集成电路的鲁棒性（robust）设计方法。 10、求反相器链的延迟时间。如图8所示，假定反相器的输入电容和尺寸成正比。 1）设a为最小尺寸的反相器。求由b和c组成的缓冲 反相器链的尺寸（输入电容）； 2）假定一个最小尺寸反相器的延迟时间为80ps， 求该链的延迟时间； 3）若该反相器链工作在100mhz、活动因子为1 的输入信号下，求链的动态功耗。 6、图6为一全加器模块图。请用该全加器实现如下电路： 1）4位二进制码转换为格雷码； 2）2位8421bcd码转换为二进制码。 要求：有解题步骤；画出逻辑电路图。 7、图7为由jk触发器构成的同步时序电路，分析以下问题： 1）请问这是什么模型的时序电路？ 2）画出该时序电路状态转换图及状态转换表， 并进一步说明其电路功能。 3）将上面得到的状态转换图及状态转换表 转化为另一模型的状态转换图及状态转换表。 8、用d触发器设计一个“00011101”序列的信号发生器。触发器初态全部为0。请用两种方法设计。 三三三三、集成电路部分集成电路部分集成电路部分集成电路部分 ci x y s ci+1 图图图图6 k j q k j q 图图图图7 x clk z 分开的足够远。 个极点导传递函数，可假设两求画出小信号电路，推极点和零点表达式。要 路中的，试确定输入到输出通和、的寄生电容）若只考虑 化。的增加而发生怎样的变出摆幅随）说明小信号增益和输 益。）计算此时的小信号增 工作在线性区边缘。的宽长比，使得，确定）假定 。均为、，为为输入电阻，。 工作在饱和区，、，为共源放大器。其中，、图 gddsgs s ds cccm l w mmm l w pmosmmmnmosmrm l w l w mmmaimai 1 2 12 1 4321 43 431 4 3 2 5 . 0 10 1 5 . 0 10 18 . 0911 = = = = vdd 图图图图9 9 9 9 vi is vo rs cds cgs cgd m1 m3 m4 m2 图图图图8 abc cg1=10 ffcl=20 pf inout 2009 年年年年复旦大学复旦大学复旦大学复旦大学 电子线路与集成电路设计电子线路与集成电路设计电子线路与集成电路设计电子线路与集成电路设计试题试题试题试题 1 / 3 2009 initiated:jan 12, 2009 update: feb 3, 2009 2009 年年年年复旦大学复旦大学复旦大学复旦大学 电子线路与集成电路设计电子线路与集成电路设计电子线路与集成电路设计电子线路与集成电路设计试题试题试题试题 一、模拟电路部分（50） 1、 （10）判断下述电路能否正常放大交流信号。 （略） 2、 （10）下图 1 为一阶高通滤波电路，其幅频特性如图所示，已知 c=0.05f，求 r1、rf的值，并画 出相频曲线。 3、 （20）在右图 2 所示电路中，已知 t1 的参数为： vvvma l w c thgsoxn 3/5 . 0 2 1 )( 2 =，；t2、t3 的参数为： vv onbe 7 . 0200 )( =，其余可忽略。其它参数都已标在 电路中。求： 1）输入电阻 ri、输出电阻 ro，中频电压增益 av； 2）电路下截止频率 fl。 4、 （10）如右图 3 所示，设运放为理想运放，试说明电路的功能； 若电路满足条件 321 /rrrrf=，证明： s v r i 3 1 1 = 图图图图 1 图图图图 2 图图图图 3 vcc=12v 2009 年年年年复旦大学复旦大学复旦大学复旦大学 电子线路与集成电路设计电子线路与集成电路设计电子线路与集成电路设计电子线路与集成电路设计试题试题试题试题 2 / 3 2009 initiated:jan 12, 2009 update: feb 3, 2009 二、数字电路部分（50） 1、 （6）如右图 4 所示的逻辑电路，写出 y 的最简与或式，最简或与式， 最简与非与非式，最简或非或非式，最简与或非式。 2、 （18）请设计一个一位二进制全加器，分别满足以下要求： 1）用与非门 nand 实现，要求不能有反变量输入； 2）要求设计的全加器具有最小延时； 3）要求设计的全加器具有最少的门电路。 3、 （16）用一个 1 位二进制全加器、若干 d 触发器以及其它门电路设计以下电路： 1）设计一个串行 4 位二进制加法器，它有 3 个输入端：x1、x2 和 x3，其中 x1，x2 为加数和被加 数，数据从低位开始输入。x3 为字同步信号，当输入到第 4 个数码时，字同步信号 x3=1，表示一个字（4 位）相加结束，电路回到初始状态， 2）若存在并行输入的 4 位数 a3a2a1a0（a3 为高位） ，请将它们转为上述串行加法器的输入数据 x1， 同时产生字同步信号 x3； 3）上述串行加法器的和输出为串行输出，请将它转化为并行输出 s3s2s1s0（其中 s3 为高位） 。 要求有解题步骤，画出电路图。 4、 （10） 1）将 t 触发器转换为 jk 触发器； 2）用下图 5 所示的 d 触发器、jk 触发器、rs 触发器和 t 触发器设计一个 4 位异步加法计数器，其 中 d 触发器的输出为最低位，t 触发器的输出为最高位。 图图图图 4 图图图图 5 2009 年年年年复旦大学复旦大学复旦大学复旦大学 电子线路与集成电路设计电子线路与集成电路设计电子线路与集成电路设计电子线路与集成电路设计试题试题试题试题 3 / 3 2009 initiated:jan 12, 2009 update: feb 3, 2009 三、集成电路部分（50） 1、 （16）简述题： 1）什么是 asic？asic 常见的类型有哪些？ 2）什么是组合逻辑电路和时序逻辑电路？二者有何区别？ 3）什么是版图设计检查？ 4）什么是可测试性设计？ 2、 （18） 1）如右图 6 所示，vin从 0v 变化到 vdd，画出 vout随 vin变化的曲线草图，并标出曲线中重要转折点 的 vin和 vout值； 2）计算电路从 vin到 vout的低频增益； 3）若只考虑 mos 的寄生电容，写出电路中各节点的对地寄生电容； 4）推导 vin到 vout的传递函数（只考虑寄生电容） ，并分析电路的零极点。 3、 （16）设计电路实现布尔函数cbasum=，输入可为ccbbaa,； 1）用 cmos 逻辑门实现上述功能； 2）如右图 7 所示，cmos 反相器中 pmos 和 nmos 的宽长比之比为 2：1 时，cmos 反相器获得近 似相等的上升和下降延时