二极管和晶体管.ppt

电信学院 微电子学系 1微电子制造技术 半导体制造技术 西安交通大学微电子技术教研室 刘润民 第 3 章 器件技术 电信学院 微电子学系 2微电子制造技术 引 言 用于微芯片的电子器件是在衬底上构建的。 通用的微芯片器件包括电阻、电容、熔丝、二极管 和晶体管。它们在衬底上的集成是集成电路芯片制 造技术的基础。 硅片上电子器件的形成方式被称为结构。半 导体器件结构有成千上万种。这里只能列举出其中 的一部分。本章将讨论器件的实际形成，以了解它 们在应用中是怎样发挥作用的。同时，本章还将对 集成电路产品的不同分类进行回顾。 电信学院 微电子学系 3微电子制造技术 本章要点 1.区别模拟和数字、有源和无源器件的不同。说明在 无源器件中寄生结构的影响； 2.对PN结进行描述，讨论其重要性，并解释其反向偏 压和正向偏压的不同； 3.描述双极技术特征和双极晶体管的功能、偏压、结 构及应用； 4.描述 CMOS 技术的基本特征，包括场效应晶体管、 偏压现象以及CMOS反相器； 5.描述 MOSFET 增强型和耗尽型之间的区别； 6.描述寄生晶体管的影响和 CMOS 闩锁效应的本质； 7.列举一些集成电路产品，描述其各自的一些应用。 电信学院 微电子学系 4微电子制造技术 电 路 类 型 模拟电路 在电子技术中，模拟电路是指其电参 数在一定电压、电流、功耗值范围内变化 的一种电路。 模拟电路可以设计成由直流（DC）、 交流（AC）或者两者的混合以及脉冲电流 来作为工作电源。 电信学院 微电子学系 5微电子制造技术 数字电路 数字电路在两种性质不同的电平信号高电 平和低电平下工作。 数字电路与数字(逻辑)器件有关。数字器件 （电路）可用于测量并控制事件结果：要求既有 开/关型命令，又能受模拟线性电路分立增量变化 的控制。这也正是今天区别模拟器件和数字器件 如此困难的原因所在。高低电平准确数值取决于 特别的器件技术。下面是两个逻辑电平的例子： 逻辑类型 高电平1 低电平0 TTL 5 VDC 0.0 VDC CMOS 3.5VDC 0.0 VDC 电信学院 微电子学系 6微电子制造技术 无源元件结构 在电路中电阻和电容都是无源元件。因为这些 元件无论怎样和电源连接，它们都能传输电流。例 如，一个电阻无论是与电源的正极还是负极连接， 它都能传输同样的电流。 集成电路电阻结构 集成电路中的电阻可以通过金属膜、掺杂的多 晶硅，或者通过杂质扩散到衬底的特定区域产生。 这些电阻是微结构，因此它们只占用衬底很小的区 域。电阻和芯片电路的连接是通过与导电金属（如 铝、钨等）形成接触实现的(见下图）。 电信学院 微电子学系 7微电子制造技术 集成电路中电阻结构示例 n- Substrate Metal contact Film type resistor SiO2, dielectric material Metal contact n- p- Diffused resistor SiO2, dielectric material Figure 3.1 电信学院 微电子学系 8微电子制造技术 寄生电阻结构 寄生电阻是在集成电路元件设计中产生的多余 电阻。它存在于器件结构中是因为器件的尺寸、形 状、材料类型、掺杂种类以及掺杂数量。寄生电阻 不是我们所需要的，因为它会降低集成电路或者器 件的性能。图3.2表示了晶体管中寄生电阻的位置。 寄生电阻是可积累的，这意味着一串电阻总的 效应比单个电阻大。在集成电路器件中。这些寄生 电阻的影响成为能否降低芯片上器件特征尺寸的关 键因素。随着集成度的提高，电阻将会增加，使电 性能总体下降。为此设计者可选用低电阻金属作为 接触层和特别工艺设计以减小有源器件的体（bulk ）电阻。 电信学院 微电子学系 9微电子制造技术 REC REBRBB RBCRCC RCB Metal contact resistance Bulk resistance n+ n+ p- Base Emitter Collector p- Substrate Figure 3.2 晶体管中寄生电阻的剖面 电信学院 微电子学系 10微电子制造技术 集成电路电容结构 大家知道，一个简单的电容器是由 两个分立的导电层被介质（绝缘）材料隔 离而形成的。微芯片制造中介质材料通常 是二氧化硅（SiO2）,平面型电容器的导电 层可由金属薄层、掺杂的多晶硅，或者衬 底的扩散区形成。通常衬底上的电容器由4 钟基本工艺组成（见图3.3）。 电信学院 微电子学系 11微电子制造技术 Substrate Oxide dielectric Metal contacts Substrate Dielectric material (oxide) 2nd doped poly layer Metal contact to 1st poly 1st doped poly layer Substrate Metal contact to diffused region Doped poly layer p- Diffused region Substrate 1st, n+ poly plate 2nd, n+ poly plate Dielectric material (oxide) Figure 3.3 集成电路中电容结构 电信学院 微电子学系 12微电子制造技术 nn n SD G p- Substrate oxide doped poly Field effect transistorBipolar junction transistor n p n CEB p- Substrate Figure 3.4 晶体管中寄生电容器 电信学院 微电子学系 13微电子制造技术 有源元件结构 pn 结二极管 双极晶体管 肖特基二极管 双极集成电路技术 CMOS 集成电路技术 增强型和耗尽型 MOSFET 电信学院 微电子学系 14微电子制造技术 p- Substrate Cathode Anode pn junction diode Metal contact Heavily doped p region Heavily doped n region Figure 3.5 PN结二极管的基本符号和结构 电信学院 微电子学系 15微电子制造技术 p-type Sin-type Si Depletion region CathodeAnode Metal contact Potential hill 0 Barrier voltage Charge distribution of barrier voltage across a pn Junction. Figure 3.6 PN结二极管的开路情况 电信学院 微电子学系 16微电子制造技术 Figure 3.7 反偏 PN二极管 pn 3 VLamp Open-circuit condition (high resistance) 外加电场 电信学院 微电子学系 17微电子制造技术 pn 3 V Hole flowElectron flow Lamp Figure 3.8 正偏PN 二极管 外加电场 电信学院 微电子学系 18微电子制造技术 12010080604020 .4.81.21.6 + I - V+ V - I Breakdown voltage Leakage current Reverse bias curve Forward bias curve Junction voltage Figure 3.9 硅二极管的正偏与反偏电学特性 电信学院 微电子学系 19微电子制造技术 Physical structure p n p Emitter Collector Base B C E pnp transistor Schematic symbol Physical structure B C E Emitter Collector Base n p n npn transistor Schematic symbol Figure 3.10 两种双极晶体管 电信学院 微电子学系 20微电子制造技术 Lamp 1.5 V n p n S1 B C E 3 V Nonconduction mode Conduction mode Electronflow e-e- h+ 1.5 V n p n S1 B C E 3 V Lamp Figure 3.11 NPN 晶体管的偏置电路 电信学院 微电子学系 21微电子制造技术 Nonconduction mode 1.5 V p n p S1 B C E 3 V Lamp Conduction mode Hole flow h+ e- 1.5 V p n p S1 B C E 3 V h+ Lamp Figure 3.12 PNP 晶体管的偏置电路 电信学院 微电子学系 22微电子制造技术 p- substrate n+ p n+ Metal contact CEB Figure 3.13 NPN BJT的剖面图 电信学院 微电子学系 23微电子制造技术 肖特级二极管 肖特级二极管是由金属和轻掺杂的n型半导体 材料接触形成的（图3.14）。这种形式器件的工 作原理与普通二极管相似正偏时低电阻，反 偏时高电阻。硅肖特级二极管的正向结电压降（ 0.30.5V），几乎是硅pn结二极管（0.60.8V） 的一半。肖特级二极管的最大优势是其电导完全 取决于电子，这使其从开到关的时间更快。 肖特级二极管的发明使双极集成电路技术得 以在21世纪继续应用。肖特级二极管的概念已用 于高速和更高功效的双极集成电路的发展中。 电信学院 微电子学系 24微电子制造技术 Schottky contactNormal ohmic contact Anode Cathode n- n+ Figure 3.14 肖特基二极管的电路符号和结构剖面图 电信学院 微电子学系 25微电子制造技术 双极逻辑的种类 Table 3.1 电信学院 微电子学系 26微电子制造技术 CMOS 集成电路技术 The Field Effect Transistor MOSFETs nMOSFET pMOSFET Biasing the nMOSFET Biasing the pMOSFET CMOS Technology BiCMOS Technology Enhancement and Depletion-Mode 电信学院 微电子学系 27微电子制造技术 CMOS 集成电路技术 场效应晶体管（FET） 场效应晶体管最早是为了解决能源消耗而提 出的，诞生于20世纪70年代。后来发现 FET 是既 节省能源又利于提高集成度的电子器件。尽管 FET 的早期实验应回到20世纪30年代，但第一批 大量生产的场效应晶体管在60年代成为现实。从 第一批改进的 FET一直被使用。现在最流行的集 成电路技术是COMS（互补型金属氧化物半导体 ）技术，它是围绕着 FET 设计和制造的发展而发 展的。 电信学院 微电子学系 28微电子制造技术 场效应晶体管的最大优势是它的低电压和低 功耗。它的开启是输入电压加到栅上产生的电场 的结果因此称为场效应晶体管。 FET 在线性/模拟电路中作为放大器以及在数 字电路中作为开关元件使用。它的高输入阻抗和 适中的放大特性使其成为一种卓越的器件被广泛 应用。它的低功耗和可压缩性使其极适用于一直 在缩小尺寸的 ULSI工艺。 FET 有两种基本类型：结型（JFET）和金属 氧化物型（MOSFET）半导体。区别在于 MOSFET作为场效应晶体管输入端的栅极由一层 薄介质（SiO2）与其他两极绝缘。JFET的栅极实 际上同晶体管其他电极形成物理的pn结。 电信学院 微电子学系 29微电子制造技术 nMOSFET (n-channel) Gate SourceDrain p-type silicon substrate n+ n+ Source Gate Drain Substrate pMOSFET (p-channel) Source Gate Drain p+ p+ n-type silicon substrate Source Gate Drain Substrate Figure 3.15 Two Types of MOSFETs 电信学院 微电子学系 30微电子制造技术 VDD = + 3.0 V Open gate (no charge) Lamp (no conduction) SourceDrain p-type silicon substrate n+ n+ Gate VGG = + 0.7 V S1 Figure 3.16 Biasing Circuit for an NMOS Transistor 电信学院 微电子学系 31微电子制造技术 S1 IDS VDD = + 3.0 V Positive charge Lamp e- e- e- + + + + + + + + + + + + + + + + + +SourceDrain p-type silicon substrate Gate n+ n+ Holes VGG = + 0.7 V Figure 3.17 NMOS Transistor in Conduction Mode 电信学院 微电子学系 32微电子制造技术 Figure 3.18 N MOSFET的特性曲线 600 500 400 300 200 100 0 VGS = +5V VGS = +4V VGS = +3V VGS = +2V VGS = +1V 0 1 2 3 4 5 6 Drain-Source Voltage, VDS (volts) Drain Current, IDS (ma) Saturation RegionLinear Region 电信学院 微电子学系 33微电子制造技术 VDD = -3.0 V Open gate (no charge) Lamp (no conduction) Source Gate Drain p+ p+ n-type silicon substrate VGG = - 0.7 V S1 Figure 3.19 P MOSFET的偏置电路 电信学院 微电子学系 34微电子制造技术 IDS VDD = - 3.0 V Lamp e- e- e- Gate SourceDrain - - - - - - - - - - - - - - - - - - - - - - - - n-type silicon substrate Electrons p+ p+ Negative charge VGG = - 0.7 V S1 Figure 3.20 PMOS Transistor in Conduction Mode 电信学院 微电子学系 35微电子制造技术 COMS技术 以MOSFET为基础的IC制造，多年来都集中在单 一的n沟道MOSFET技术为基础的产品制造和开发上 。尽管分立的pMOS 晶体管在特定电子应用方面适合 很多适用的功能，但是通常nMOS集成电路器件替代 了pMOS技术。因此，nMOS成为绝大多数集成电路 制造商的选择。 COMS是在同一集成电路上nMOS和pMOS混合。 功耗、设计等比缩放技术和制造工艺的改进相结合使 CMOS技术在20世纪80年代就成了一种最普遍的器件 技术。 等比缩放用于描述综合尺寸和现有的IC工作电压 的缩小过程。所有尺寸和电压都必须在通过设计模型 应用时统一缩小，这些模型是IC设计者们在电路设计 和版图设计阶段使用的。 电信学院 微电子学系 36微电子制造技术 S G Input D + VDD D S G Output pMOSFET nMOSFET - VSS Figure 3.21 CMOS 反相器的电路图 电信学院 微电子学系 37微电子制造技术 CMOS反相器 CMOS反相器电路的功效产生于输入信号为 零的转换期，当输入信号为零时晶体管没有功耗 。nMOS、TTL和ECL电路与CMOS的不同在于即 使是没有输入信号，这些逻辑器件也会消耗功耗 。这也是现在愿意在诸如计算器、时钟、移动电 话和笔记本电脑等便携式电子产品的制造中使用 COMS集成电路技术的主要原因。 简单CMOS反相器的物理结构如下面的顶视图 和截面图所示。 电信学院 微电子学系 38微电子制造技术 pMOSFETnMOSFET VDD-VSS S DD S GG n-type silicon substrate p-well p+p+n+ n+ n-well Polysilicon Metal Figure 3.22 CMOS 反向器的顶视图 电信学院 微电子学系 39微电子制造技术 +VDD-VSSS D D S GG p+ p+ p-well n+n+ n-type silicon substrate n+ p+ pMOSFETnMOSFET Field oxide Interlayer Oxide Metal Figure 3.23 Cross-section of CMOS Inverter 电信学院 微电子学系 40微电子制造技术 BiCOMS BiCOMS技术就是将CMOS和双极技术的优良 性能集中在同一集成电路中。 BiCOMS综合了 COMS结构的低功耗、高集成度和TTL或ECL器件 结构的高电流驱动能力。 BiCOMS产品的应用能在所有需要高功耗负载 的数字控制中。在这种情况下，数/模（D/A）转 换器芯片可以用来提供用作电子机械设备的控制 模拟驱动信号。在测试仪器端口，模/ 数（A/D） 芯片可以用于测量模拟驱动信号的输出。下图表 示了一个BiCOMS芯片用于使用仪器和控制应用的 基本例子。 BiCOMS芯片的其他应用包括汽车电 子设备、航空航天、机器人技术和工业设备。 电信学院 微电子学系 41微电子制造技术 用在简单加热系统控制中的BiCMOS mV Measured signal CPU Output Input BiCMOS BiCMOS DAC ADC Digital side Setpoint Feedback 0-5 V 0-5 V AMP AMP Drive signal Analog side Heating element Process chamber Temperature sensor + 48 VDC Figure 3.24 电信学院 微电子学系 42微电子制造技术 CMOS section Bipolar section INPUT OUTPUT Q1 Q2 Q3 Q4 Figure 3.25 简单的BiCMOS 反向器 电信学院 微电子学系 43微电子制造技术 增强型与耗尽型 MOSFET的比较 Figure 3.26 Gate S