电子课课程设计--数字电子钟的设计与制作.doc

电子技术课程设计报告课题名称：数字电子钟的设计与制作小组成员： 051010328 陈俊康051010331 冯圣军日期：2012年6月3日 2012年6月6日 数字电子技术课程设计报告一、设计目的数字钟是一种以数字显示秒分时日的计时装置，与传统的机械钟相比，它具有走时准显示直观无机械传动装置等优点，因而得到了广泛的应用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计内容及要求（1）设计内容 由晶振电路产生1HZ标准秒信号； 秒分为0059六十进制计数器； 时为0023二十四进制计数器； 周显示从1日为七进制计数器； 可手动校正 能分别进行秒分时日的校正。只要将开关置于手动位置，即可分别对秒分时日进行手动脉冲输入的调整或连续脉冲输入的校正。 整点报时 整点报时电路要求在每个整点前鸣叫5次低音（500Hz），整点时再鸣叫一次高音(1000Hz)。（2）设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择； 电路仿真与调试。（3）制作要求 自行装配和调试，并能发现问题和解决问题。（4）编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、原理框图数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字电子钟的总体图如下所示。由图可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校对电路；六十进制秒、分计数器、二十进制时计数器及七十进制日计数器；以及秒、分、时的译码显示部分等。四单元电路的设计 1 秒脉冲发生器 秒脉冲发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字电子钟的质量，通常由石英晶体振荡器发出的脉冲经过整形分频获得1Hz的秒脉冲。石英晶体的主频为32768Hz，通过15次2分频后即可获得1Hz的脉冲，电路图如下： 20pF74LS74 10 Q1Hz CD4060Q14 C1 320pF 1D 11 R 32768Hz 22M 12 秒脉冲发生器 2 时间计数器电路由6个74LS90 计数器组成时分秒的计数电路，74LS90 是4位二进制同步加计数器，它的设置为多片集成计数器的级联提供方便。它具有异步清零，同步并行预置数，保持和计数的功能。 （）秒计数器 秒的个位计数单元为10进制计数器，当QDQCQBQA变成1010时，通过与非门把它的清零端变成0，计数器的输出被置零，跳过1011到1111的状态，又从0000开始，如此重复。秒的十为计数单元为6进制，当QDQCQBQA变成0101时，通过与非门把它的清零端变成0，计数器的输出被置零，跳过0110到1111的状态，又从0000开始，如此就是60进制。同时秒十位上的0101时，要把进位信号传输给“分”个位的计数单元。 （2）分计数器 分的个位和十位计数单元的状态转换和秒的是一样的，只是它要把进位信号传输给时的个位计数单元。 （3）时计数器 当“时”十位的QDQCBA为0000或0001时，“时”的个位计数单元是十进制计数器，当他的QDQCQBQA到1010时，通过与非门使得个位74LS90上的清零端为0，则计数器的输出直接置零，从0000有开始。当十位的QDQCQBQA为0010时，通过与非门使得该74LS90的清零端为0，“时”的十位有重新从0000开始，此时的个位计数单元变成4进制，即当个位计数单元的QDQCQBQA为0100时，就要又从0000开始计数。这样就实现了“时”24进制的计数 ( 4 ) 日计数器日计数器由两个74LS74，四个TTL 和一个 74LS20 构成，实现了七定制的功能。每个74LS74控制一个输入，即控制QDQCQBQA中的一个。当从0000到0111 时，显示是按照74LS74集成们电路的逻辑功能来实现的，当为0111的时候，QCQBQA各为1 1 1 ，他们三个通过74LS74 与非门输出为0 。再与QD 所控的0 通过 TTL集成门电路输出了0 ，如此循环，使得四个TTL 输出都为 0000。即使得输出变为了“置零”状态。从而实现了七禁止循环。如下图所示： Q4 Q3 Q2 Q1 显 示 1 0 0 0 日 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 63数字钟的译码及显示单元电路 译码显示采用共阳极LED八段数码管和译码器74SL247组成。 4.整点报时电路 电路应在整点前10秒钟内开始整点报时，即当时间在59分54秒到59分59秒期间时，报时电路报时控制信号。 当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QC和QA 、个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。 报时电路由74LS08高音和74LS04低音通过74LS32来构成。 5.鸣叫电路如下图所示，鸣叫电路由高低两种频率信号通过或驱动一个三极管，带动喇叭鸣叫。1kHz和500Hz从晶振分频器近似获得。CD4060分频器的输出端Q5的输出频率为1024Hz，Q6为512Hz。整点报时电路五、元器件 1四连面包板1块 2镊子1把 3剪刀1把 4共阳八段数码管7个 5硬导线若干 674LS90 集成块6块 7CD4060集成块1块 874LS247集成块7块 974LS20 集成块2块 1074LS00 集成块1块 1174LS08集成块2块 1274LS32 集成块 1块1374LS04 集成块 1块14 74LS74 集成块 4块 1532.768k时钟晶体1个 1622pF和20pF可调电容各一个17三极管8050一个183007个 22M一个 1K一个 六、总体电路图（见手绘电路图纸）七.实验过程中遇到的问题及解决方法在连接电路图的时候常常发现越到后面连线越来越困难，而且用线量也会增多，给我们带来很大的麻烦。所以连接一小块后我们立即停下来，对整体进行布局，元件之间按远近亲疏排好位，充分利用好面包板，连线时尽可能选择最近路线，拐弯时尽量成直角，这样不仅节约导线，还便于检查线路与修改线路。在调试周显示电路时，接入脉冲发现数码管并不是七进制，对照参考图检查条条线路，原来是Q4那端的1D未接地，调整后，显示正常。八.心得体会通过这次数字电子钟的设计与制作，使我受益匪浅。我不仅仅了解了数字电子钟的设计与制作过程，而且还明白了凡事都得循序渐进，切忌焦躁，多些耐心与细心，我们才能把事情做好。数字电子钟的设计与制作脱离课本却源于课本，它将理论的知识以现实的感官表现出来，增添了许多乐趣。为我们打开一道敞亮的大门。理论存在于思想，实践通过现实表现出来，这过程不可能一帆风顺，因为多种因素会影响我们的判断与选择，最后得到的结果可能与我们所想象的大相径庭。但是我们一旦打通通往成功的隧道，那种快乐将远远超过我们直接从课本上所获取的。在实践中我们