电工电子综合课程设计--数字时钟设计.doc

武汉理工大学电工电子综合课程设计说明书（数字时钟设计）学 号： 课 程 设 计题 目数字时钟设计学 院自动化学院专 业自动化班 级姓 名指导教师年月日课程设计任务书学生姓名： 专业班级： 自动化 指导教师： 工作单位： 武汉理工大学 题 目: 数字时钟设计 初始条件：1 运用所学的模拟电路和数字电路等知识；2 用到的元件：实验板、电源、连接导线、74系列芯片、555芯片或微处理器等。要求完成的主要任务:1 设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且具有校时功能的电子钟；2 扩展功能：整点报时即在某分某秒能输出某一音频信号；3 严格按照课程设计说明书要求撰写课程设计说明书。时间安排： 第1天 下达课程设计任务书，根据任务书查找资料；第24天 进行方案论证，软件模拟仿真并确定设计方案； 第5天 提交电路图，经审查后领取元器件；第68天 组装电路并调试，检查错误并提出问题；第911天 结果分析整理，撰写课程设计报告，验收调试结果；第1214天 补充完成课程设计报告和答辩。指导教师签名： 2012年 6月25日系主任（或责任教师）签名： 2012年 6月25日目 录引言 1 设计意义及要求11.1 设计意义11.2 设计要求22 方案设计32.1 设计思路32.2 方案设计52.2.1设计方案一电路图52.2.2设计方案二电路图 简单说明62.3 方案比较73.193.2103.3113.4 123.5 译码及显示电路154 调试与检测 164.1 调试中故障及解决办法 174.2 调试与运行结果 185 仿真操作步骤及使用说明 19结束语20参考文献21附录 电路图23本科生课程设计成绩评定表引言20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，因此在许多电子设备中被广泛使用。电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。数字钟已成为人们日常生活中不可少的必需品，给人们的生活，学习，工作带来极大的方便。数字钟的设计方法有许多种，例如,可用中小规模集成电路组成数字钟，也还可以利用单片机来实现数字钟等。这些方法都各有其特点，其中利用中小规模集成电路组建数字钟，原理简单，但由于集成电路集成度有限，对于需要实现较多功能的电路设计比较复杂，对于制作者焊接和布线有较高的要求。用单片机实现的电子钟具有结构简单，并便于功能的扩展，但需要涉及到汇编以及C语言编写程序，对设计者有较高的要求。本次设计为用中小规模集成电路组成数字钟。本文介绍的数字钟是一种利用数字电路来显示时、分、秒的装置，与传统的机械钟相比，它具有走时准确，性能稳定，显示直观，无机械传动装一、设计意义及要求1.1 设计意义通过这次课程设计可以让我们熟悉集成电路的引脚安排。掌握各芯片的逻辑功能及使用方法，了解数字钟的组成及工作原理。1.2 设计要求设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且具有校时功能的电子钟；扩展功能：整点报时即在某分某秒能输出某一音频信号；二、方案设计2.1设计思路数字钟要有计时报时和校时功能。脉冲信号是一般用555构成的振荡器来产生。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，从0到59然后发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，从0到59然后发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，从0到23。整点报时电路是根据计时系统的时脉冲加一个喇叭去实现报时。校时电路是来对“时、分、”显示数字进行校对调整。可以采用逻辑门电路控制分和时的计数器脉冲输入即可。数字钟实际上是一个对标准频率进行计数的计数电路，由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。构成方框图如下：时显示器秒显示器分显示器时译码器秒译码器分译码器时计数器秒计数器分计数器校时电路振荡器图1由图可见：本数字钟电路主要由震荡器、校时电路、时分秒计数器、译码显示器构成。它们的工作原理是：由震荡器产生的高频脉冲信号作为数字钟的时间基准，送入秒计数器，秒计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为分计数器的脉冲信号，分计数器也采用60进制计数器，每累计60分钟发出一个“时脉冲”信号，该信号将被送到时计数器，时计数器采用12进制计数器。译码显示电路将时、分、秒计数器的输出状态送到七段译码显示器，通过六位LED七段显示器显示出来。校时电路用来对时、分显示数字进行调整。2.2方案设计2.2.1设计方案一电路图2.2.2设计方案二电路图简单说明方案一由于74ls161是4位二进制同步加法计数器，是上升沿触发，所以十进制需要将Q1Q3与非接到清零端，六进制则需要把Q1Q2与非接到清零端。24进制则需要用一个与门接到清零端实现两种命令的清零方式。然后加开关进行校时，每按下一次就是一个脉冲可以实现对电路的校时。然后在时脉冲的输出端加一个喇叭就可以实现整点报时，每有一个整点脉冲信号就报时一次。2.3方案比较方案一采用的是74ls161构成，然后利用与非门进行反馈调节实现60进制24进制，使用较多门电路。而方案二则是巧妙的利用了74ls90的功能表，74ls90是下降沿触发，实现了60进制和24进制，相对于方案一要简洁。，但是方案一的校时电路比较简单，只需要直接在脉冲输出端加一个开关就可以实现校时，而方案一需要考虑开关两端的电位变化，需要加单刀双掷开关来调节两端的电位实现校时。总的比较，方案二比方案一更简洁。三、部分电路设计3.1秒脉冲信号发生器震荡器电路是数字钟的核心，主要用来产生时间标准信号，数字钟的精度，主要取决于时间标准信号的频率及稳定度。一般来说，震荡器的频率越高，计时精度越高。通常采用石英晶体震荡器经过分频得到这一信号，也可采用由门电路或555定时器构成的多谐震荡器作为时间标准信号源。本设计方案采用的是集成电路定时器555与RC组成的多谐震荡器，如下图所示：秒脉冲发生器参考电路图如下所示，由555集成定时器组成的多谐振荡器。利用公式t=0.7(R5+2R6)C2 R5=0由f=1t=10.7*2R6C2=1Hz取R6=10k.则C1=71.5uf.3.2 秒、分、时计时器电路设计3.2.1 六十进制计数器图1-3所示为74LS161构成的六十进制计数器，可以作为秒和分的计数单元。图中U3的Q1、Q2与R0a、R0b相连，当输出为“6” （0110）时，则反馈信号使得MR清“0”，以实现六十进制。 图1-33.2.2二十四进制计数器图1-3所示为74LS90构成的六十进制计数器，可以作为秒和分的计数单元。图中IC1的Q1、Q2与R0a、R0b相连，当输出为“6” （0110）时，则反馈信号使得IC1清“0”，以实现六十进制。图1-5是74LS90的功能表。图1-6是其管脚图。3.2.3 74ls161的引脚图和功能表管脚图介绍：时钟CP和四个数据输入端P0P3清零/MR使能CEP，CET置数PE数据输出端Q0Q3以及进位输出TC. (TC=Q0Q1Q2Q3CET)输 入 输 出 CR CPLD EPETD3 D2 D1 D0 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 d c b a d c b a 1 1 0 Q3 Q2 Q1 Q0 1 1 0 Q3 Q2 Q1 Q0 1 1 1 1 状态码加1 从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0Q1Q2Q3CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。3.3译码显示电路译码和数码显示电路是将数字钟和计时状态直观清晰地放映出来，被人们的视觉器官所接受，它的任务就是将计数器输出的8421BCD码译成数码器显示所需要的高低电平。这里所选用的译码器就是常用的BCD译码/驱动器74LS48，其中A1、A2、A3、A4与计数器的四个输出端按设计要求相连或接地，a、b、c、d、e、f、g则与七段数码显示器对应端相连。具体电路图见总图部分。图53.4 校时电路校时电路计划为如下功能，以分校时为例由于分脉冲接的是Q1、Q2，而Q1、Q2在六进位制时不能同时为高电平。所以与门之后始终输出低电平。从而不断的按压开关可以产生脉冲实现校时功能。图1-93.5整点报时电路当时脉冲来的时候，喇叭导通然后开始进行整点报时。四、调试与检测4.1 调试中的故障及解决办法4.1.1数码管不亮故障：数码管没有任何显示，解决方法：由于是共阳极数码管，所以应该接高电平而非低电平、4.1.2数码管乱码故障：显示一堆乱码，而且没有0到9的变换。解决办法：，首先用万用表检查74ls48的输出，发现有个输出端没有变化导线是好的，说明芯片坏了。然后换了一个芯片。结果检测每个输出端都有变换却发现数码管不能正常娴熟数字，结果发现是班级买数码管买错了，74ls48要跟共阴极数码管搭配使用结果买成共阳极了。换成共阴极就能够正常计数。4.1.3数码管显示不正常故障：数码管无法正常计数解决办法：进行分部检查，发现问题出在74ls48这一块，发现芯片没问题。输出信号没问题导线没问题但是就是得不出来结果。后来发现是面包板太旧了底部接触不良松动了无法使用。而且我们需要插20多个芯片无法将芯片换个位置插。不得不换了一个面包板从新连接电路。4.1.4数码管显示差一段故障：数码管显示差一段解决办法：进行分部检查，问题出在74ls48这一块，其他输出端没有问题就是某个输出端出现故障，发现是导线断了无法接通导致的，换了一根导线问题就得到了解决。4.1.4数码管显示无变化故障：数码管显示没有随时间的变化而变化。解决办法：进行分部检查，发现555输出的电平低电平达到了2V以上。致使没有脉冲变化，换了一个555定时器后问题得到了解决。4.2 调试与运行结果4.2.1 组装电路方法由于数字钟电路比较复杂，接线非常多，而且所用芯片也比较多，因此，接线时应注意技巧：先把每个数码管的译码电路和计数器电路接好，即分别接6个部分，把每个部分接成10进制的，当每个部分都正常计数时就开始级联。级联形成24进制和两个60进制的三个部分组成的数字钟时就开始接校时电路和整点报时电路。另外，一旦出现问题，可以只撤退一步开始检查，分开模块实验。这样才能较快校准地接好电路，而且便于解决遇到的问题。4.2.2 运行结果接通电源后，数字中开始工作。秒个位以十进制循环计数，依次往十位进位，60秒往分钟个位进1,60分钟往小时进1.另外，23:59:59后归零。当按一下开关时校时开关时，小时加一，按一下分校时开关加一。如果开关一直是断开的。每次到达整点的时候，喇叭会发声，。五、仿真操作步骤与使用说明5.1仿真操作步骤1、执行电路；2、通过校时开关分校时和时校时调成59分，观察扬声器的现象。3、按下暂停键。按压分校时、时校时开关。观察校时的情况5.2使用说明把暂停开关弹起，把分校准，时校准压下，数字钟开始计时。校时有两种方式，可以直接按压时校时和分校时来实现校时，也可以先将时暂停开关压下，使时钟暂停。然后再按压时校时和分校时来实现校时。校时完毕后按下时校时分校时，弹起暂停键。结束语通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，加强了我们动手、思考和解决问题的能力。在此次的数字钟设计过程中,我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法，巩固和加强了课本知识。我做的是数字钟的设计，然而，要完成一个课题的设计要涉及到许多方面的知识。通过上网查询和查阅相关书籍资料，让我知道了大量关于数字钟设计的知识，同时又重新将从前学过的知识复习了一遍，做到对各个集成块的引脚功能和工作原理都很清晰。从而让我更深一步掌握了时序逻辑电路的功能，学会了做课程设计的一般步骤。设计也是一个团队的任务，一起的工作需要相