硬件实验设计课程--8位全加器的设计与实现.doc

硬件技术课程设计课题名称 8位全加器的设计与实现 组 名组 员 何志明 邹同斌班 级 1101专 业计算机科学与技术指导教师 范 波 计算机学院 2013年12月 课题四、8位全加器的设计与实现一、设计任务及要求：1设计和实现8位全加器，并完成编译、综合、适配、仿真和在GW48-CP+实验平台上，实验测试，即选择电路模式NO.1；键2、键1输入8位加数；键4、键3输入8位被加数；数码管6和数码管5显示加和；D8显示进位COUT。2请画出时序仿真图3进行必要的数据测试 2010 年 6 月 11 日 二、成绩：姓 名姓 名姓 名设计报告调试答辩合 计指导教师签名： 2013年 月 日 8位全加器的设计与实现一、设计目的熟悉利用Quartus II的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。二、设计内容1. 完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设置成一个硬件符号入库。2. 建立一个更高层次的原理图设计，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。三、实验原理图半位全加器实验原理图一位全加器实验原理图：封装后的一位全加器：8位全加器实验原理图：引脚锁定信息：端口名结构图上信号名（锁定的端口）cinPIO173coutPIO137ain0PIO233ain1PIO234ain2PIO235ain3PIO236ain4PIO237ain5PIO238ain6PIO239ain7PIO240bin0PIO1bin1PIO2bin2PIO3bin3PIO4bin4PIO6bin5PIO7bin6PIO8bin7PIO12sum0PIO13sum1PIO14sum2PIO15sum3PIO16sum4PIO17sum5PIO18sum6PIO19sum7PIO20引脚锁定：下载：四 、时序仿真步骤如下： 1、建立波形文件。为此设计建立一个波形测试文件。选择File项及其New,再选择右侧New窗中的vector Waveform file项，打开波形编辑窗。2、输入信号节点。在波形编辑窗的左方双击鼠标，在出现的窗口中选择Node finder，在弹出的窗口中首先点击List键，这时左窗口将列出该项设计所以号节点。利用中间的“=”键将需要观察的信号选到右栏中。3设定仿真时间宽度。选择edit项及其End time选项，在End time选择窗中选择适当的仿真时间域，本次实验由于是八位的全加器，为避免延迟太大不利于显示，可将End Time 设置为50ms，以便有足够长的观察时间和便于分析的波形仿真波形图。4、波形文件存盘。选择File项及其Save as选项，按OK键即可。存盘窗中波形文件名是默认的（这里是adder.scf所以直接存盘即可。5、运行仿真器。点击processing中的Start simulation选项，如图是仿真运算完成后的时序波形。注意，刚进入如图所示的窗口时，应该将最下方的滑标拖向最左侧，以便可观察到初始波形。仿真波形图：五、实现步骤1.为本项设计建立文件夹任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹，此文件夹将被EDA软件默认为工作库（WorkLibrary）。本项设计我的文件夹取名为adder，在D盘中。2、输入设计项目和存盘(1)打开QuartusII，选FileNew，在弹的New对话框中选择DeviceDesignFiles页的原理图文件编辑输入项BlockdiagramSchematicFile，按OK后将打开原理图输入窗中。(2)、点击选项File“SaveAs”选出刚才为自己的工程建立的目录D:adder将已设计好的图文件命名为：h_adder.bdf，并保存在此文件夹内。编译通过之后，将该半加器封装入库待设计全加器的时候调用。如果编译未通过，则检查电路设计，找出并能解决问题。(3)重复步骤1、2，设计如下图所示的全加器原理图； (4)、点击选项File-“Save As”，选出刚才为自己的工程建立的目录D: adder，将已设计好文件命名为：f_adder.bdf,并保存在此文件夹内。等待编译通过之后，将该全加器封装入库待设计8位全加器的时候调用。(5)根据所学知识，将8个一位全加器组合成一个8位全加器，即将前一个一位全加器的sum输出作为后一个一位全加器的cin输入，以此类推进行级联。结果将两个8位加数的各位拆开分别作为（a0，a1，a2，a3，a4，a5，a5，a6，a7，a8）、（b0，b1，b2，b3，b4，b5，b6，b7，b8）输入到电路中（另外，最初的一个一位全加器还有一个输入端可以接其他电路输入进来的进位，本次设计不予考虑，即不接），输出为（sum0，sum1，sum2，sum3，sum4 sum5,sum6,sum7）共八位，具体原理图如下图所示：六、设计总结：通过本次设计，让我很好的锻炼了理论联系实际，与具体项目、课题相结合开发、设计产品的能力。既让我们懂得了怎样把理论应用于实际，又让我们懂得了在实践中遇到的问题怎样用理论去解决。并让我们的合作意识得到了加强，合作能力也得到提高。根据分工与合作的方式，让每个人互责指定的部分，同时在一定的阶段共同讨论，以解决分工中个人不能解决的问题。在交流中大家积极发现问题和提出改进的意见；同时我们还向别的同学