Calibre使用简介B.ppt_第1页
Calibre使用简介B.ppt_第2页
Calibre使用简介B.ppt_第3页
Calibre使用简介B.ppt_第4页
Calibre使用简介B.ppt_第5页
已阅读5页,还剩83页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

2006 微电子中心 Calibre使用简介 宋存杰 2008年05月03日 * 1 2006 微电子中心 nIntroduction nCalibre DRC nCalibre LVS Date 2 2006 微电子中心 Introduction nCalibre 是Mentor Graphics 的IC版图验证软件,此软件包括设计 规则检查( DRC )、版图与原理图一致性检查(LVS)、电气规 则检查(ERC)、及版图寄生参数萃取(LPE)等验证功能。 n此软件的操作界面主要分为图形模式(GUI)(graphical user interface) Calibre Interactive与指令模式(Command Line),其 中图形模式可以单独启动,亦可与Virtuoso 等软件相连接,其操 作界面皆相同;指令模式则是类似于Dracula 的操作方式。 n对于规模较小的版图应用Interactive 很方便,而且直观的图像化 接口便于初学者使用。 n采用命令行模式能够快速输入控制命令,快速执行,其结果精确 稳定。 n以下简介说明以图形模式为主。 lGo back Date 3 2006 微电子中心 Useful Abbreviations nSVRF-Standard Verification Rule Format(标准的检查文件) nRVE-Results Viewing Environment(显示结果用的环境窗口) nSVDB-Standard Verification Database (LVS results) nDRC-Design Rule Check(设计规则检查) nERC-Electrical Rule Checking(电气规则检查) nLVS-Layout Versus Schematic(版图原理图一致性检查) nLPE-Layout Parasitic Extraction(版图寄生参数萃取) Commercial Verification Tools nCadence nDracula nSynopsys nHercules nMentor nCalibre Date 4 2006 微电子中心 What are I/Os for DRC and LVS? uInputs l Layout l Schematic or Netlist (LVS only) l Rule Files uOutputs l SVDB (LVS results database) l DRC Results l Report l Log Date 5 2006 微电子中心 在Cadence环境里调用Calibre n在.cdsinit (此文件在启动tool时会自动读取)里加上 load(“/usr/calibre/mgc_skl.skl”),这个.skl文件就是Mentor公司提供的skill 文件。 n启动icfb &后,打开一个版图检查一下顶端的Menu里有没有一个Calibre 的菜单。如果有则表示可以在当前环境下使用Calibre了,这个菜单里有 DRC、LVS、RVE等命令。 lGo back Date 6 2006 微电子中心 Calibre DRC n如上图所示,DRC 的输入有两项,一个是layout,就是手工或APR(automatic place and route) (自动布局布线)工具生成的版图,一般是GDSII 格式。另一个 是Rule File,Rule File 告诉DRC 工具怎样做DRC,这个文件十分重要,一般,由 流片厂家提供,或者由designer 根据流片厂家提供的版图几何规范自己写。 Calibre 读入GDS(版图)和Rule File,进行处理,输出结果,输出结果是calibre 自己定义的格式,designer 可以通过一个Viewer 来看,一般用cadence 的 virtuoso 来分析输出结果和修改版图。 lGo back Date 7 2006 微电子中心 n因为做DRC 会产生很多文件,建议建立一个专属于此Layout 做DRC 时的 新文件夹。然后拷贝Rule File 至此工作目录下。 n从版图中导出GDS文件至此工作目录下,亦可在Calibre DRC 图形界面中 选择从当前版图中导出GDS文件。 Date 8 2006 微电子中心 DRC Rule File n下面是一个简单的calibre LVS Rule File,右边是对它的解释。与/后是注释部分 nlayout system gdsii 指明输入的版图格式是GDSII,calibre 还可支持其他格 式 nlayout path “/ layout/basic_drc.gds” 输入版图的路径 nlayout primary basic_drc 要检查的版图的top cell 名字 ndrc results database “/training/drc_results_db” drc 的输出, 将来可以用 calibre 结合virtuoso 分析 nvariable metal_width 3 定义一个变量 nlayer substrate 0 本行和下面相似的行定义了输入版图中每一层的名字 nlayer pwell 1 本行把GDS 的layer 1 定义为pwell,接下来pwell 都指输入的 GDS 的layer1。 nlayer oxide 2 nlayer res 3 nlayer poly 4 nlayer nplus 5 nlayer pplus 6 nlayer contact 7 nlayer metal1 8 Date 9 2006 微电子中心 DRC Rule File nlayer via 9 nlayer metal2 10 n. . . nngate = poly AND nplus # layer 运算,由原始的poly 和nplus 层推出ngate 层 n. . . n/ n/ Module 2 - DRC Measurement Operations n/ Internal Checks nrule_2a oxide minimum width is 6 / 进行检查,rule_2a 是检查标号, n/ oxide minimum width is 6 是解释,报错时会报出这一句, ninternal oxide Select Checks nChecks :Show出rule file里的所有rule,可click决定某些rule不做 check。 nGroups :由rule file里定义groups,可click决定某特定的group或 rule不做check。 nCheck Text :显示rule file 里的解释。 Date 31 2006 微电子中心 nRun Calibre DRC的相关 option,可决定是 n否以64bit,远端操作, 或多台server执行, n一般均改变预设值。 nTranscript 记录Run DRC的过程与相 关信息,无法顺利执行,可由此看 错误讯息,亦可用Transcript - Save as 存成log file。 nRun DRC 执行Calibre DRC check。 n可点击Start RVE 自行以手动方式开 启RVE视窗。 Date 32 2006 微电子中心 n此图形是run完DRC 后弹出的窗口。 n左边的是除错 (debug)用的RVE窗 口。 n右边是一个简述的 结果文件(DRC Summary Report File) n左边的窗口里有红 色的,表示有 DRC错误,假如没 有DRC错误会出来 绿色的。点击每 个错误左边的 , 就可以进行每个具 体错误的Debug。 Date 33 2006 微电子中心 n在Setup RVE 窗口里选 中 Edit-in-place while highlighting。这样在底 层的错误就可直接跳到 可编辑状态。 n在Calibre菜单里选中 Setup下的 RVE 命令 Date 34 2006 微电子中心 n点开一个具体的错误,比如下面的第一个 Check GT_7-1 Error ,有 一个错误:01,双击01,版图上就会直接显示当前错误所在的位置。 你改完当前错误后就可在01点击右键选中 Error Fixed 这样就表示这 个错误已修改,相应的01 也会变成01 。 n这个RVE窗口的下面Checktext 为当前错误的注释,这个注释是Rule File里以开头的语句。 n右边的窗口为错误所 在的坐标。Click坐标 ,可刻在Layout Tool (如Virtuoso Layout Editor)上show 出此error 的edge。每 个错误有几个edge就 有几个坐标。 nCell :显示此错误在底 层单元中的坐标。 nTop :显示此错误在顶 层单元中的坐标。 n两坐标不一定相同。 Date 35 2006 微电子中心 n当我们修改完layout时再依照上面的流程run DRC即可不用再导出 *.gds文件。 n当你的DRC RVE 的图显示 No Errors 时,这就表示你的layout 已经 通过了DRC 的检验。 n清除高亮。 n高亮显示上一个错误。 n高亮显示当前的错误。 n高亮显示下一个错误。 Date 36 2006 微电子中心 用commond line 来运行Calibre DRC检查 n先必须有一个完整的规则检查文件,必须包含运行设置、层次定 义、层次运算、规则检查等几部分。 n在UNIX的命令窗口里输入 calibre hier drc rulefile 。 n运行完后可在Cadence的版图窗口里的Calibre菜单点出start RVE ,或者在命令窗口里输入 calibre rve ,然后就可进行DRC错误的 修改了。 n也可输入 calibre gui 调出calibre 图形界面,具体的运行方式类 似Cadence环境下的模式。 lGo back Date 37 2006 微电子中心 Calibre LVS n为什么要做LVS?LVS 作了些什么? nAPR (Automatic place and Route)自动布局布线工具作出的版图,基本上是正确的。但是 ,不能保证APR 工具是绝对正确的,也就是说,APR 工具可能会出错。为了发现并改正 APR 工具布线的错误,需要做LVS。 n另外,从版图中提取电路图,同样需要验证电路图与版图的一致性。 nLVS的目的就是证明版图的逻辑与网表是一致的,APR 将网表实现成了版图,现在LVS 要 证明这个实现是正确的。 lGo back Date 38 2006 微电子中心 nLVS 的流程是: l从APR 工具实现的版图中提取(extract)出一个网表。 l将这个提取出的网表与APR 工具要实现的网表比较,它们应该相同。 l如果两个网表不一样,这时手工修改版图,使之与要实现的网表相一致。 n上图描述了Calibre LVS 的flow。 Date 39 2006 微电子中心 LVS Rule File n下面是一个简单的calibre LVS Rule File,右边后内容是对它的解释。 nLAYOUT SYSTEM GDSII 指定layout 的格式为gds nLAYOUT PATH “/user/joeb/proj/layout/ictr” 指定版图的路径 nLAYOUT PRIMARY CalibreM 版图的top cell nSOURCE SYSTEM SPICE 指定source 的格式为spice 网表 nSOURCE PATH “/user/joeb/proj/logic/ictr” source 的路径 nSOURCE PRIMARY CalibreM source 的top cell nMASK RESULTS DATABASE CalibreM.db LVS 的结果保存文件,将来指导改正 版图 nLVS REPORT CalibreM.rpt report 文件 nlayer PWELL 1 读入版图的各层信息 nlayer OXIDE 2 nlayer RES 3 nlayer POLY 4 nlayer NPLUS 5 nlayer PPLUS 6 nlayer CONTACT 7 nlayer METAL1 8 Date 40 2006 微电子中心 LVS Rule File nlayer VIA 9 nlayer METAL2 10 nchip = extent nnsub = chip not pwell 进行layer operation。 ngate = oxide and poly nsd = oxide not poly nngate = gate and nplus npgate = gate and pplus npsd = sd and pplus nnsd = sd and nplus nsdm = pplus or nplus nconnect psd pwell 定义连接关系 nconnect nsd nsub nconnect metal1 poly nsd psd by contact nconnect metal2 metal1 by via ndevice mn ngate poly nsd nsd pwell 0 提取 nmos ndevice mp pgate poly psd psd nsub 0 提取 pmos nCalibre 根据这个Rule File 提供的信息,首先从版图中提取出一个网 表,再将这个网表与APR要实现的网表进行比较,判断APR 生成的版 图是否正确。 Date 41 2006 微电子中心 LVS Rule File n这个Rule File 首先设置LVS 的运行环境,然后读入版图各层的信息,接下来进行 layer的运算,为下一步提取device 作准备。 nConnect layer1 layer2 是定义连接关系,提取版图时将根据这个信息来提取连接关 系。 nmn 指提出的device 为nmos 管,ngate 的解释为seed,即只要在版图上发现ngate ,就提出一个nmos 管,seed 后面的四个参数为 G S D B ,分别为nmos 管的4 各 pin。 n根据device 指令,calibre 从版图中提出各种device,根据connect 指令提出连接关 系。 n提出完整的netlist 后,calibre 会与source netlist 比较,来判断网表与版图是否一 致。 Date 42 2006 微电子中心 nLVS流程 n专门建立一个新的文件夹用 于此次LVS 。 n将Rule File拷贝至此文件夹 。 n从版图中导出GDS文件至此 文件夹下,操作同DRC时导 出版图,亦可在Calibre DRC 图形界面中选择从当前版图 中导出GDS 文件。 n利用Analog Environment 中 的hspiceS 从电路图中导出 网表。下面是导出网表的图 示。 Date 43 2006 微电子中心 在Simulator中选择hspiceS Date 44 2006 微电子中心 n将电路图网表拷贝至你所建立的新目录scj_lvs中与*.gds和rule file 放置在一起,此时要修改电路图网表的内容,使其与layout有相同 的model name,以及把VDD!等的惊叹号去掉,以保持与layout网 表的一致性。 Date 45 2006 微电子中心Date 46 2006 微电子中心 n在VIM中少量替换可以使用%substitute/from/to/命令。 n如果需要修改的model name 比较多的话,可使用上面的脚本, 将相应项目替换掉即可。 Date 47 2006 微电子中心 n启动LVS方法(三种方法启动图形界面) n在版图的Calibre菜单下点出 RUN LVS 命令 n在命令窗口里输入 calibre gui 启动calibre GUI,再选择LVS 直接在命令窗口里输入calibre gui -lvs Date 48 2006 微电子中心 nRunset File是RUN LVS时需要填入的一些设置,方便于下次RUN。 第一次由于没有,所以就选择New Runset ,等第一次RUN完后, 可以将填入的设置存成一个Runset File。再RUN LVS时,可以将这 个Runset File Load进来。同RUN DRC。 Date 49 2006 微电子中心 n上面的窗口中,可以看到 Rules 与 Inputs 两个命令是红色的,表 示 RUN LVS 需你设置的。 n点击 Rules 命令,在 CalibreLVS Rules File 的命令行里输入用来 做 LVS检查的文件(SVRF),这个文件里包括了一些层次及器件的 定义等。 n在 CalibreLVSun Directory 里输入你要 RUN LVS 的路径,建议建 一个专门的目录。可以看到这时Rules 已经变成绿色,表示 Rules 里设置完成了。每个命令行后面的可以帮助你选择文件。 Date 50 2006 微电子中心 n点击Inputs 命令,如果选择Layout vs Netlist ,则在Layout 命令行里输入 你要检查的版图的GDS,假如你已经当前版图输出GDS 了,可以输入已 经生成的GDS。假如你还没有输出GDS,可以选下面的Import layout database from layout viewer 设置,这样Calibre 在Run LVS 时就先把当 前的版图输出GDS,名字就是你上面输入的GDS 名。 nPrimary Cell 的命令行里就是当前的顶层单元名。 nLayout Netlist 的命令行里填入版图提取出 SPICE 网表的名称。 Date 51 2006 微电子中心 n如果选择Netlist vs Netlist , 此时layout 选项中的Files 不可选,则必 须已经有了layout的网表,在Layout Netlist命令行里填入layout网 表的名称。 n如果选择Netlist Extraction ,则只从layout中抽取出网表,不与电路 图网表进行比对。 nPrimary Cell 的命令行里就是当前的顶层单元名,与上面Layout vs Netlist 时相同。 Date 52 2006 微电子中心 n在Files命令行里填入逻辑网表。 n可以选择从电路图中自动导出,此电路图应与当前版图在同一个 Library里的同一个Cell里,自动导出的网表为cdl格式。 n通常利用Import自动产生Source netlist 后,其device的model name会与layout不匹配,因此常需要自行修正。 nPrimary Cell里填入逻辑的顶层单元名。 n使用hspice格式的网表时,由于其顶层单元不包括.subckt语 句,所以就用”.”填入。因为填“.”时,LVS只读取.subckt语句 之外的内容。 n使用cdl格式的网表时,有.subckt语句来定义顶层单元名,就 填入顶层单元名。 n建议使用hspice格式的网表。 Date 53 2006 微电子中心 n以此为例说明spice格式网表与cdl网表的区别。 Date 54 2006 微电子中心 n点击Netlist边上的H-Cells,选中Match cells by name(automatch)选项。Calibre Hierarchical LVS是先完成底层单元的比对,但需要将底层单元设为H-Cells。如果一 个单元只调用了一次,没必要将它设为H-Cells。但被调用了多次时,将它设为H- Cells时会大大减少LVS时间。如果你清楚的知道你电路里的单元时,你可编辑一个H- Cell文件,格式如下:/是注释。 n/Layout cell Name Source cell name n ABC DEF n ABC GHI n UVW XYZ n RST XYZ n可见单元名可以1 VS N 或者N VS 1 ,但是不要出现M VS N 的情况。当有这个文件时 就可以选中Use H-Cells file选项,在命令行里填入H-Cells文件。没有就选中Match cells by name(automatch)将版图里和逻辑里单元名相同的设为H-Cells. nHCells是使用Hierarchical模式做LVS时才 需设定,否则不需额外去做设定。使用 Hierarchical模式下最常见的设定是 Automatch,一般在Layout所用的Cell Name于Schematic 的Cell Name 不一致 的情况下方需设定HCells. Date 55 2006 微电子中心 n在LVS Report File 的命令行里输入LVS输出的文本文件的路径及名称。 n在SVDB Directory 的命令行里输入LVS输出的数据存放的路径。这个数据是用 Calibre RVE来Debug时读入的数据。 n选择run完LVS后检视 Report。 n建SVDB database并 在run完LVS后开启RVE 来检视error。 Date 56 2006 微电子中心 nSetup-LVS Options n在Options里的Supply选 项里选中Abort LVS on power/ground net errors,这个选项的目的是 当电源地短路时中断 LVS. n如果出现电源地短路,再 RUN LVS时就不选这个选 项,这样LVS就不会中断 并且会报出电源地短路 的地方。 n但是不选这个选项会 RUN很长时间,所以一 般都会选上这个选项。 n在Power nets 和Ground nets 两个命令行里分别 输入电源地的名称。一般rule file里已经写好了 ,load rule file 或 runset file时自动会填在这里 面。 Date 57 2006 微电子中心 n在Report 选项里的LVS Report Options 里选中S选项。这样在LVS Report File 里会输出 详细的软连接的冲突。 n软连接(soft connect) 是将电位单向由上传至下层的layer,以用来检查是否有不同电压 准位透过底层连接,或是上层电位是从底层传递过去的。 nSoft connect VSS unknow _ nconnect 是双向传递电位的,由上至下或由下至上传递。 nconnect VSS VSS _ Date 58 2006 微电子中心 n在 Gates 选项里选中 Recognize all gates 选项,目的是 Calibre LVS 能以 所有的逻辑门(与非门、倒相器、或非门、与或非门等)为单元来比对。 n选中 Recognize simple gates,只能以基本的逻辑门(倒相器、与非门、 或非门)比对。 n选中 Turn gate recognition off 时,LVS将以单管为单位来比对。当你允许 逻辑门的输入可以互换时选前两个,如果你不允许时就选最后一个。 Date 59 2006 微电子中心 n当你要在RUN LVS 的同时 RUN ERC 检查时选中ERC 选项,选中Run ERC 选项 n在ERC Results File 命令行 里填入ERC 的结果数据的 路径和名称。 n在ERC Summary File 命令 行里填入ERC 的简述文件 的路径和名称。 Date 60 2006 微电子中心 n在Connect 选项里选中Connect nets with colon(:) ,当你的版图 里有用TEXT 加冒号来表示两条线的连接时要选中这个选项。 Date 61 2006 微电子中心 nTranscript 记录Run LVS的过程与相关 信息,无法顺利执行,可由此看错 误讯息,亦可用Transcript - Save as 存成log file。 nRun LVS 执行Calibre LVS check。 n可点击Start RVE 自行以手动方式开启 RVE视窗。 nRun Calibre LVS的相关 option,可决定是 n否以64bit,远端操作,或 多台server执行, n一般均改变预设值。 Date 62 2006 微电子中心 n在Report 上出现笑脸符号代表 LVS check正确,RVE也将显示 Design Match. Date 63 2006 微电子中心 n利用Calibre LVS RVE来分析版图 Date 64 2006 微电子中心 n有关Net PON 的信息 n双击Net PON in layout cell T n版图上立即高亮显示 Date 65 2006 微电子中心 n双击具体某层数据比如metal1,则版图上在 layer metal1立即高亮显示net PON。 Date 66 2006 微电子中心 nDevice 是指版图中的一个管 子,器件 nX89/X5479/M1是层层调用的 关系 nInstance 是指底层单元单元 nTCM13_33_DIFFRCVR在layout netlist中编号为X89 Date 67 2006 微电子中心 n可以通过点击Net by location,然后在版图 中选择要查看的net. 查找Device ,instance ,port 的方法与net相同。 还可以通过Location Queries来查找。 Date 68 2006 微电子中心 LVS 错误举例 nRVE 显示有四处net 错误,一处port 错误,一处instance 错误,一处property 错误。 Date 69 2006 微电子中心 nRVE 显示有四处net 错误, 点开第二个错误,下面显 示了详细的incorrect nets 的信息。LAYOUT 中一条 net 对应着电路图中的两条 net ,表示电路图中有一处 Open Circuit 开路错误。 或者是layout 中有一处 Short Circuits 短路错误。 n双击LAYOUT NAME 中的 Net X89/inp ,则会打开版图 并高亮此net . Date 70 2006 微电子中心 n通过版图中高亮的net ,找出与此错误有关系的cell ,然后在电路图上在根据cell ,找出有 错误的net ,如下图所示 n左右两条红线net ,在版图上是连起来的,所以修正电路图如下图所示 Date 71 2006 微电子中心 n点开第三个错误,下面显示了详细的incorrect nets 的信息。LAYOUT 中两条net 对应着电路图中的一条net ,表示layout 中有一处Open Circuit 开路错误。 或者是电路图中有一处Short Circuits 短路错误。 Date 72 2006 微电子中心Date 73 2006 微电子中心 n版图上a1 和a2 是两条net ,而在电路图上两条线连了 起来,修正后如右图所示 。 Date 74 2006 微电子中心 nRVE 显示property 参数错误,mos管的 宽度不匹配。 n双击LAYOUT 下边的X89/X8422/M0 ,在 版图中高亮这个晶体管。 n电路图中multiplier 参数错误。 nProperty 错误 Date 75 2006 微电子中心 nRVE 显示port 错误,在下面可以看到, layout 中的port DOUT 在source 中对应着 DOUT_E ,把名字改过来即可。 nPort 错误 Date 76 2006 微电子中心 nInstance 错误 n从版图中可以看到 M_133一端接VD33, 所以其model name 应 该填PD,然后在导出 的spice网表中再改为 P33即可。 Date 77 2006 微电子中心 n从右面三张图上可以看到, M_130_133 上的bulk一端 ,layout与source上不一致 ,将电路图上的bulk node connection 的值改为与版图 一致的VD33 即可。 Date 78 2006 微电子中心 How to read Calibre lvs report nLvs中Input和Output的信息: n该部分主要记录calibre中的一些信息,例如layout,netlist,report file,运行时间以及calibre的版本信息。 Date 79 2006 微电子中心 nLvs是否匹配最明显的标志:NOT COMPARED, CORRECT 和 INCORRECT nNOT COMPARED: lvs没有完成,会有Error信息出现在report file的开头,提 示为什么lvs没有进行,一般是lvs文件中input的信息不对; nCORRECT:layout与netlist匹配; nINCORRECT: layout与netlist不匹配 ,有error信息提示,表示具体不匹 配的原因; Date 80 2006 微电子中心 nLVS PARAMETERS部分:这部分描述的是lvs command file中定义的各种 参数设置,可以忽略; Date 81 2006 微电子中心 How to read Calibre lvs report nINITIAL NUMBERS OF OBJECTS

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论