DirettoPWM工作原理分析.ppt

1,diretto pwm 工作原理分析,edit by gemi 2011.7,2,power on瞬間vid、vcore的產生時序,atx power,processor voltage regulator,processor,vccvid voltage regulator,vid_pwrgd generation logic,logic,voltage in,enable in,vccvid,delay 1ms,vid_pwrgd,vid0:5,vcore,圖（一）,3,在學習之前首先應了解一下一些關健的述語和ic的工作原理，這些資料可參看相關ic的datasheet，diretto遵循intel發布的vrm 10.0規範，該規範具體描述如下： 圖一中顯示了整個p4架構的電源供應時序，所有電源供應起始於system power supply (atx)，當觸發主機板的pwrbtn#信號後，atx power 供出數組電源。當3v電源和en信號供給vccvid voltage regulator後，該regulator將立即供出vccvid電壓1.2v，在經進110ms的延時後，該regulator供出vid_pwrgd信號，以通知processor voltage regulator可以根據processor發出的vid0:5組合送出相應的vcore電壓。當cpu的工作條件滿足後，就開始做第一個尋址動作。 實際上到這個裡整個上電及初始化過程已經講述的非常清楚，但也衹是粗略的的描述了整個過程，並且這裡衹是vrm 10.0規範的一部分。,4,output volgate vs.vid code,圖（二）,5,圖二為vrm 10.0的另一個重要部分，該表格主要向我們講述了信號vid0:5的不同組合，對應不同的cpu vcore電壓。由該表格可以得知，vrm 10.0的vcore電壓範圍從0.8375v1.6v，每個step為0.0125v，共有74個組合。其中第一种组合非常特别，该组vid4:0均为1，vid5為x，送出vcore為0v,也就是說衹要vid4:0為1，不管vid5為0或1，送出的vcore都為0v。 可以參考一下vid部分線路圖，从线路图中可以了解到vid5:0均有pull-high电阻接于3v, 即表示在缺省状态下(無 cpu) vid5:0均为high, 也就是說所有cpu vid5:0组合中至少有一个vid信号為0，當vid4:0均為1時，即表示無cpu。 在對vrm 10.0的規範有所了解後，開始對整個主機板的電源供電時序進一步分析，現以diretto機種為例作為分析對象。,6,圖（三）,7,圖三為vccvid voltgate regulator的線路圖，u37為這個線路圖的核心元件，该元件pin1为电源input, pin2位gnd, pin3位en控制信号，高電平有效，该脚為high時，pin5才可输出，否则無输出。pin4位pog信号，该信号输出与pin5 输出有至少1ms延时，参照一下pin3(ce) ,pin4(pog),pin5(vout)之间时序关系。,圖（四）,8,由圖四可知，衹有在ven为hingh后，vout 才开始上升，在vout上升到vout的90%後，vgop才開始計時，並延時至少1ms後vpg為high。在vout降低至vout的85%时，vpg输出为low, 以通知外圍pwm產生相應動作。圖五為rt9181cb的內部框圖,圖（五）,9,圖（六）,10,圖六為實際量測出的波形，黃色軌跡線(ch1)為vout,藍色軌跡線(ch2)為pog輸出，從圖中可以看到在黄色軌跡線上昇沿之前蓝色軌跡線有一幅度為700mv的毛刺，该毛刺是由於在給vccvid voltage regulator 供電的一瞬間產生。 圖七為测量到的延時時間，从圖中可以看出延時時间為1.60ms。符合pog与vout延時至少1ms。,11,圖（七）,12,圖（八）,圖八為測量出的vccvid與pog的電壓幅度，均為1.23v。,13,為了將電源初始化過程講述的清楚明了，現將電源初始化過程分為以下幾個過程： vccvid的初始化過程 vcore的初始化過程 其它供電的初始化過程 vccvid的初始化過程在上面已講述完畢，下面開始講述vcore的初始化過程。 首先我們來看一下diretto的vcore供電部分的原理圖,14,圖（九）,15,圖（十）,16,圖 九、十為為diretto的vcore供電原理圖，其主要由以下幾個部分組成： pwm控制器adp3180 mosfet驅動器adp3418 up-mosfet和 low-mosfet 還有一些其它的無源器件構成的反饋電路、濾波電路和過電壓過電流反饋電路。,17,首先介紹pwm控制器adp3180, 下圖為它的top view圖,18,引腳描述： pin 16：vid0:5 vcore電壓編碼組合輸入，由cpu決定。 pin 7：回饋返回。 pin 8：该脚连接于内部误差放大器的输入端，一方面与pin9构成反馈电路用于消除误差放大器的自身误差与线路噪声，另一方面接vcore反馈电压，用于侦测vcore是否有偏差。 pin 9：内部误差放大器的输出，该脚与pin8可构成反馈电路，以消除内部误差放大器自身误差与噪声，实际上用于构成一个反馈电路。 pin 10：power good output，此pin為open drain output。 pin 11：電源enable input，當把這個pin接地時禁止pwm輸出。 pin 12：soft-start延時。 pin 13：内部振荡器频率选择，通过接一个电阻至地，修改阻值选择不同的内部振荡频率。 pin 14：脈波電流的輸入，它通過一個電阻接vcc電壓來設定電流。,19,pin 15：電流限制設置點，該pin通過一個電阻接地來設定電流限制的上限。當en pin為low時這個pin也會被pull down，pwm將停止輸出。 pin 16：偵測電流參考輸入，該pin也是偵測放大器的正相輸入端。 pin 17：偵測電流總和點，該pin是各phase電流輸入的總和也是偵測放大器的負相輸入端。 pin 18：偵測放大器的輸出端，该脚与pin17可构成反馈电路，以消除内部误差放大器自身误差与噪声，实际上用于构成一个反馈电路。 pin 19：所有信號的參考地。 pin 2023：電流侦测，内部接於过流保护電路，不使用時該pin不接任何電路。 pin 2427: pwm輸出，該pin若不使用時應接地。 pin 28：vcc電源輸入（12v）。,20,function block diagram(adp3180),1,2,3,4,5,6,7,8,9,a,21,上圖為adp3180的功能方塊圖，下面將簡單講述其各個功能模塊。 1 ：為數模轉換模塊，其作用是把cpu發出的數位訊號轉換成相應的模擬信號。 2 ：為過電流偵測放大器，其作用偵測各phase的電流，看是否有過電流，若有則做相應的保護動作。 3 ：為error amplifier，偵測輸出電壓是否有偏差，若有則做出相應的調整。 4 ：為soft star功能。 5 ：為電流限制功能模塊，當有過流時由它來做出相應的控制動作。 6 ：為power good輸出延時電路。 7 ：為電流平配模塊，其作用是平均分配各phase電流。 8 ：為pwm輸出模塊。 9 ：為shutdown控制電路和偏置提供電路。 a ：為振蕩器控制模塊，提供所需的三角波。,22,相數的選擇：adp3180可以support四相，它可以設計成2相、3相或4相。現在的p4機板通常使用三相電源，不管使用幾相電源技術，cpu的所需電流是一定的，各相提供的電流也是相同的，若使用的相數越少，則各相所承担的電流就越大，相應的發熱量就越大。也就是說通過增加相數可以減少發熱量，降低溫度。對於diretto機種它采用三相電源技術。 master clock frequency：adp3180可以通過在rt pin與gnd之間相接一顆電阻來調節它所需要的主頻。每相的頻率是主頻除以相應的相數，若為3相則主頻除以3，相應的4相則除以4。若使用3相，則不使用的pwm4就必需接地。 下圖為rt vs. master clock的曲線圖，rt的阻值越大，master clock則越小。,23,master clock frequency vs. rt,24,soft start :其功能是為了保證當pwrgd信號發給系統時，輸出電壓vout已達到vid所規定的電壓。在上電時輸出電壓的上昇時間通過在delay pin並接一顆電阻和電容到gnd來決定。當uvlo和en為low時，delay pin在內部被接地，當uvlo達到一定值並且en為high時，adp3180內部一個20a的電流源對delay pin的電容進行充電，輸出電壓隨著delay pin電壓而上昇，這樣就限制峰湧電流。當pwrgd上昇到一定電壓時，soft start cycle停止並且delay pin被pull high到3v。 反饋網絡：主要有兩個部分組成zfb和zin (如下圖所示)，其中zfb有c1、c2和r2組成，zin有r1、r2和c3組成。zfb連接在comp和fb之間，comp為error amplifier的輸出端，fb為error amplifier的反相輸入端，其作用是消除運放自身的誤差。zin連接在vout與fb之間，其作用是把vout反饋到error amplifer 的反相輸入端fb再與error amplifer的正相輸入端ref做比較，來對vout的變化做相應的調整。,25,voltage mode buck converter compensation design,26,電流限制、latch-off和短路保護： adp3180可以設定它的過電流上限值，它通過在ilimit pin串接一顆電阻到gnd來實現。在adp3180中內部集成一個的名叫current sense amplifier （csa）的模塊，csa在adp3180外部的信號有三個分別是csref、cssum和cscomp，csref連接到vcore，cssum則是各個phase電流的總和，cscomp是csa的輸出它和cssum構成一個反饋網絡主要用於消除csa本身的誤差。當csa偵測的電流達到它設定的過電流上限時，delay pin的3v pull up電壓被斷開，此pin外接的電容將會對與它並連的電阻進放電。此時，adp3180內部的比較器會對delay pin的電壓進行監控，當delay pin的電壓降到1.8v以下時，控制器就會被關閉。delay pin的電壓由3v降到1.8v的這段時間我們稱為latch-off delay time，這個時間大小是由rc的大小來決定的。由於在latch-off delay time這段時間裡控制器還在繼續工作，如果此時短路現象被恢復，控制器又能恢復到正常工作狀態。,27,多相電源的電流平配：在開始講解多相電源的平衡術前，先講解多相電源的工作及配合情況，先看下面的幾張圖：,圖（a）,28,圖（b）,圖（c）,29,上圖（a）為四相電源的gate極波形圖，圖（b）為三相電源的pwm1與pwm2的波形圖，圖（c）為三相電源的pwm1與pwm3的波形圖。在adp3180內部有一振蕩器，並有一個rt信號來決定振蕩頻率，那麼每一相的工作頻率均相同，並且直接由振蕩器來決定，那麼由誰來決定脈衝的佔空比呢？當然是由電壓反饋輸入的誤差放大器來決定，講到這裡整個pwm控制似乎已很完美了，但因為是多相電源的配合工作，各相的配合過程仍然是一個關鍵的技術環節，並且各相的電流分配必須是平衡的，否則，若某一相電流過大，超出一定範圍並長期工作，則該相電源將會崩潰，接著一相一相的崩潰，整個系統將無法正常工作。由此看來各相電源的配合是非常重要的環節。 在振蕩頻率選定工作頻率後，各相的工作頻率相應的被確定下來，一個周期為360度，假設有三相電源供電，則每項衹需工作360度除以3，即120度，mosfet在極限的狀態下輸出的脈衝寬度也僅為120度。因此，pwm1的工作空間為0120度，pwm2的工作空間為120240度，pwm3的工作空間為240360度。由此可以推算出多相電源輸出的總頻率為振蕩器頻率fs相數n。,30,adp3180要求不使用的pwm控制信號需接地，相應地sw則懸空不用，以告知pw控制器該組pwm不使用。 前面以講過了pwm控制器具有電流偵測和過流保護功能，電流平衡原理也是利用到了電流偵測功能，實際上它是取多相電源電流的平均值與當前各相偵測到的電流進行比較，然後與比較的結果差值來決定對各相進行平衡，由此多相電流平衡即可以實現。 到此adp3180的基本功能已講解完畢，實際上adp3180衹是控制分部，其驅動mosfet的開與關是由adp3418來完成的。接下來我們將要講解它的驅動部分adp3418。,31,下面我們將對adp3418的功能作一介紹，首先先看一下它的top view和function block diagram。,top view,function block diagram,32,各腳位的功能介紹： bst：為上位mosfet的gate極提供一個可變的驅動電壓，通過與sw串接一顆電容的方法來實現。電容的大小一般為100nf1f。 in：pwm信號的輸入，這個信號由主控制器adp3180輸出。 od：output disable，當od為low時，drvh和drvl輸出為low。 vcc：芯片電源輸入，用一颗1f的陶瓷电容连接到pgnd达到稳压旁路的作用。 drvl：驅動low side mosfet。 pgnd：電源地。 sw：即phase，连接点靠近high side mosfet的source极，用来侦测phase的high-low变化过程，防止drvh没有關闭時就把drvl打开。 drvh：驅動high side mosfet。,33,我們先看一下high side與low side部分的切換圖：,34,我們來仔細看一下上面兩張圖 第一張：in由low to high時，drvl先拉low，然後drvh再拉high，它們之間並不是同步動作的，而是存在一定的時間差。 第二張：in