典型微处理器芯片8086.ppt

附加a.1 典型微处理器芯片,微机系统典型结构,一、8086微处理器内部结构,8086/8088流水工作过程,8086/8088的内部寄存器,通用寄存器功能,ax，bx，cx，dx，ah，al，bh，bl，ch，cl，dh，dl（16-8） 习惯：ax累加器accumulator)/ bx基址r/ cx(count)计数r,循环-串操作/ dx数据r（data），i/o port, 双字除（h16）； sp，bp：stack pointer r, base pointer基址指针 r 数据/pointer si，di 变址r（source index r, destination index r）-指针作用 指令、数据存储地址,通用寄存器,寄存器的隐含用法,段寄存器功能,段寄存器segment register cs,ss,ds,es code,stack,data,extra(附加段)r=segment base address 解决位机兼容问题 mov ax，1000h 8086/8088存储器管理：20 ab1mb, 64kb单位，物理地址pa，段基地址sa，偏移地址ea（offset）；（sa，ea逻辑地址）关系：pa=sa*16+ea 默认：mov ax，ds:1000h (ds)=1234h ea=1000h 物理地址1a340h,标志寄存器,标志状态寄存器flags,标志控制寄存器,二、80868088的引脚信号,80868088引脚分类,第一类 每个引脚只传送一种信息。32p-/rd。 第二类 每个引脚电平的高低代表不同的信号，。 第三类 引脚在80868088的两种不同工作方式最小模式和最大模式下有不同的名称和定义。例如：第29脚为/wr（/lock）。 第四类 每个引脚可以传送两种信息(分时复用）。这两种信息在时 间上是可以分开的，因此可以用一个引脚在不同时刻传送不同的信息，一般称这类引脚为分时复用线。例如：ad7 ad。 第五类 引脚的输入和输出分别传送不同的信息，如rqgt0输入时传送总线请求，输出时传送总线请求允许。 第六类 电源/地 vcc/vss（gnd）,80868088引脚分类,80868088重要引脚信号,reset系统复位信号 输入端 复位后内部寄存器的状态,clk 时钟 输入端,80x86 cpu的3种模式,1.实模式 与8086兼容的工作模式，只有低20位地址线起作用，仅能寻址第一个1mb的内存空间。ms dos运行在实模式下。 2.保护模式 32位80x86 cpu的主要工作模式，提供对程序和数据进行安全检查的保护机制。windows 9x/nt/2000运行在保护模式下。 3.虚拟8086模式 在windows 9x下，若打开一个ms dos窗口，运行一个dos应用程序，那么该程序就运行在虚拟8086模式下。,80868088的工作方式min,80868088的工作方式max,8086/8088工作过程（时序）,三、8086工作时序,1. 概念 时钟周期 总线周期 指令周期,时钟周期、总线周期和指令周期,2.8086总线操作,总线周期的组成：8086的基本总线周期为4个时钟周期，每个时钟周期间隔称为一个t状态。,总线周期,总线周期,t1,t1,t2,t3,t4,t2,t3,t4,地址,地址,缓 冲,缓 冲,数 据,数 据,clk,ad,8086总线操作,t1 状态：biu将ram或i/o地址放在地址/数据复用 总线（a/d）上。 t2 状态： 读总线周期：a/d总线为接收数据做准备。改变线 路的方向。 写总线周期： a/d总线上形成待写的数据，且保 持到总线周期的结束(t4)。,8086总线操作,t3, t4:对于读或写总线周期，ad总线上均为数据。 tw: 当ram或i/o接口速度不够时，t3与 t4 之间可插入等待状态 tw 。 ti : 当biu无访问操作数和取指令的任务时，8086不执行总线操作，总线周期处于空闲状态 ti 。,8086总线操作,8086最小方式下读写总线周期时序。 ale 信号在 t1 出现，表明一个总线周期开始，选通外部地址锁存器，锁存ad总线上的地址信息。 在rd、wr等信号的配合下，t3、t4期间完成数据访问。 t3 上升沿检测ready信号是否有效，无效时在t3与t4间插入等待状态tw。,（最小方式）,8086最小方式下读总线周期时序,8086最小方式下总线写周期时序,3. 8086中断系统,8086微处理器有处理256级中断的能力。 每个中断分配给一个中断类型码，在0255之间，用一个字节表示，也称为256种类型中断。 256种类型中断分为硬件中断和软件中断。 硬件中断：外部硬件电路产生的中断。 软件中断：8086操作过程中发生异常事件或执行中断指令intn。,指令/cpu 启 动 的,软件中断（内部）,硬件中断（外部）,intn 指令,中 断 逻 辑,断点 中断,溢出 中断,单步 中断,除数为 0 中断,（3）,（4）,（1）,（0）,非屏蔽中断请求 （2）,中 断 控 制 器 8259a,可屏蔽中断请求,nmi,intr,8086 中 断 分 类 图,into,int3,of=1,tf=1,3. 8086中断系统（续）,中断向量与中断向量表 中断向量：每种中断处理程序的入口地址称为中断向量。 中断向量表：8086将内存最低地址的1k单元作为中断向量表，存放256种中断处理程序的入口地址，每个地址占4字节。中断向量表的分配如下图所示：,03ffh,03fch,type 225,cs,ip,:,0083h,cs,type 32,ip,0080h,007fh,cs,type 31,ip,007ch,:,cs,type 5,ip,0014h,0013h,cs,type 4,ip,cs,type 3,ip,ip,ip,ip,cs,cs,cs,0010h,000fh,000ch,000fh,0008h,0007h,0004h,0003h,0000h,type 2,type 1,type 0,:,224,保 留 27 个,用 户 定 义,个,8086 专 用 5 个,溢出中断,断点中断,非屏蔽中断,单步中断,除数为 0,8086/8088中断向量表 占内存0000h段,3. 8086中断系统（续）,8086对外部硬件中断请求intr的响应： 当intr有一高电平，即有可屏蔽中断请求。若此时if=1且当前指令执行完，进入中断响应周期，处理过程如下： inta在两个总线周期中分别发出有效信号，第二周期中8086读到中断类型码 保护现场：标志寄存器入栈，清除if和tf标志位，保护断点（下一条指令地址入栈）。,t1,第一个中断响应总线周期,第二个中断响应总线周期,t2,t3,t4,t1,t2,t3,t4,clk,ale,lock,inta,ad7ad0,type,8086中断响应时序,3. 8086中断系统（续）4,8086将中断类型码乘4，得到中断向量表的入口地址，例如： 类型码=0ch，中断向量表入口=0030h 8086从0030h开始读取4字节中断处理程序的入口地址，前两字节装入ip，后两字节装入cs，8086执行中断处理程序。 中断响应过程中8086不响应总线请求。,4.8086总线请求,在一个系统中，若存在多个可控制总线的主模块时，总线使用权的转移存在着一个请求与响应的过程。 最小模式下总线请求： 请求信号是hold,响应信号是hlda； 8086在每个clk上升沿检测hold信号； 当前总线周期结束时hlda变高，响应请求，8086让出总线控制权。,4.8086总线请求（续）,最大模式下总线请求：有两个通道 请求信号是： rq/gt0 和 rq/gt1两条引线中的rq0 和 rq1 信号，为输入； 响应信号是： rq/gt0 和 rq/gt1两条引线中的gt0 和 gt1 信号，为输出； rq/gt0 和 rq/gt1是双向多路复用； rq/gt0 的优先级高于 rq/gt1。,图 2 11 8086的存储器组织,5. 8086cpu的存储器和i/o端口 18086的存储器组织, 8086是一个真正的16位微处理器， 其内部数据处理和外部数据总线均为16位， 拥有16位的地址/数据复用总线ad15ad0。 在读写存储器或i/o口时，既可以访问一个字节（字节访问），也可以同时访问两个字节（字访问）。 8086的数据线的宽度为16位，其存储器的组织形式分为偶、 奇两个存储体。所有的偶地址单元集中于偶存储体， 所有的奇地址单元集中于奇存储体。,偶、 奇存储体分别用引脚信号a0=0和 =0来选中， 其数据线分别连接着ad7ad0和ad15ad8。在进行字访问时，偶地址的字访问可以一次完成，因为要访问的存储体与数据总线是“对齐”的；奇地址的字访问则要分两次来完成，因为要访问的存储体和数据总线无法一次“对齐”。 “对准好的字” “未对准好的字”,表 2- 4 8086的字节访问与字访问,在t1时输出 信号， 有效时表示高8位复用总线ad15ad8将在后续的总线周期（t2t4）里传送数据。 由于 仅在t1时出现，所以系统需要对它进行锁存； 在t2t4，该引脚输出状态信号s7，系统未定义它的功能。应用中，a0=0被用来选通偶存储体，或选通连接d7d0的i/o端口。相比之下，由于8088数据总线的宽度为8位， 每次只传送8位数据， 所以