嵌入式系统设计教程.ppt

1,嵌入式系统设计教程,altium designer一种全新的，在fpga上实现系统开发的设计平台,2,基于fpga的硬件设计,以下我们将结合一个实例来简要介绍一下如何在altium designer 上实现一个完整的嵌入式系统设计过程。 首先：创建一个新的fpga 工程 1.选择菜单filenewfpga project， 在工程栏中将会显示新建的fpga 工程名，选择菜单filesave project ，在对话框中修改工程名称test，然后save。在工程栏中选择file view 选项，在工程中将会列出所有属于当前工程的文件。,图1 工程栏-创建fpga 工程,3,基于fpga的硬件设计,2.选择菜单filenewschematic，保存原理图，命名为test.schdoc 。,图2 工程栏-创建原理图,4,基于fpga的硬件设计,3、接下来在原理图中完成硬件的设计。在这个实例中，将会用到基于51的处理器内核、ram 存储器、上电时序控制、异或门、nexus 协议接口等fpga 工程器件。altium designer的器件均可以在fpga 集成库中找到，单击窗口右侧的libraries 一栏，选定设计中需要的器件，并拖拽到原理图中。,图3 集成库,5,基于fpga的硬件设计,设计中所用到的器件及器件所在集成库参见下表,6,基于fpga的硬件设计,4.将所有器件按下图所示放置好,图4 放置器件,7,基于fpga的硬件设计,图5 连接器件,5.使用工具栏工具,按下图进行连接，图示中用红色标识的部分,可以将不同总线宽度的端口连接在一起。将两设置成90,8,基于fpga的硬件设计,6.新建vhdl文件，选择菜单filenewvhdl document,保存为test1.vhdl,图6 新建vhdl文件,9,基于fpga的硬件设计,7.在vhdl文档界面下输入vhdl语言： library ieee; use ieee.std_logic_1164.all; entity test1 is port( d : in std_logic_vector(7 downto 0); q : out std_logic_vector(7 downto 0) ); end test1; architecture rtl of test is begin process(d) begin case d is,10,基于fpga的硬件设计,when x“00“ = q q q q q q q q q = x“17“;,11,基于fpga的硬件设计,when x“09“ = q q q q q q q = x“ff“; end case; end process; end rtl;,12,基于fpga的硬件设计,结果如图7所示,图7 vhdl输入,13,基于fpga的硬件设计,8.在原理图编辑界面下，选择菜单designcreate sheet symbol from sheet,然后在弹出的窗口中选择tset1.vhdl,然后点击ok。见图8,图8 将vhdl产生图表符,14,基于fpga的硬件设计,生成如图9所示的图表符，,图9 将vhdl产生图表符,15,基于fpga的硬件设计,9.按图10将图表符连接好,图10 连接图表符,16,基于fpga的硬件设计,10.给各元件加上标注，选择菜单toolsannotate quiet,在弹出的对话框中选择ok，原理图中的元件就自动排列完成了。,图11 自动标注元件,17,基于fpga的硬件设计,11.添加配置文件，选择projectconfiguration manager,在弹出的窗口（图14）的左下角configurations选项点击add，在新弹出的窗口中输入新的配置名test，点击ok，然后在constraints files选项点击add，弹出对话框如图12所示，选择该软件安装目录下altium2004libraryfpga,选择nb1_6_ep1c12q240（取决于设计中用到的子板或fpga器件），点击打开，结果见图13，选中test下的复选框。最后点击ok。配置文件便添加到了设计中，见图15。,图12 添加约束文件,18,基于fpga的硬件设计,图13 添加配置,19,基于fpga的硬件设计,图14 配置窗口,20,基于fpga的硬件设计,图15 配置文件,21,基于fpga的硬件设计,12.保存项目文件，原理图文件及vhdl文件，选择projectrecompile fpga project test.prjfpg,在原理图编辑环境下点击窗口底部的system选项，选择messages如图16所示，查看是否有错误发生，检查修改完毕后，可以开始进行嵌入式软件设计了。,图16 检查错误信息,22,内容,基于fpga的嵌入式软件设计,23,基于fpga的嵌入式软件设计,1.选择菜单filenewembedded project ， 在工程栏中将会显示新建的embedded 工程名，选择菜单filesave project ，在对话框中修改工程名称为test，然后save。在工程栏中选择file view 选项，在工程中将会列出所有属于当前工程的文件。,图17 新建嵌入式工程,24,基于fpga的嵌入式软件设计,2.右键点击嵌入式工程,在弹出窗口中选择add new to projectc file,如图18所示,图18 新建嵌入式文件编辑,25,基于fpga的嵌入式软件设计,将文件以test文件名保存，然后在编辑界面下输入c语言代码，如图19,图19 c语言输入,26,基于fpga的嵌入式软件设计,代码如下： void main(void) unsigned char x=0; unsigned short i; for(;) p1=x+; for(i=0;i0xffff;i+) _asm(“nop“); ,27,基于fpga的嵌入式软件设计,3.保存test.c文件，在c语言编辑界面下选择菜单projectproject options，在弹出的窗口中选择configuration项，在下拉菜单中选择tasking 8051，其余选项按默认处理，完成后，点击ok。,图20 编译器选项,28,基于fpga的嵌入式软件设计,4.右键点击test.prjemb工程，在弹出窗口中选择recompile embedded project test.prjemb，编译无误后即可进行系统级设置。,图21 编译结果,29,内容,系统级设置及下载,30,系统级设置及下载,以上介绍了基于fpga的硬件设计和嵌入式软件设计步骤，下面来介绍系统级的设计和调试。 1.在原理图编辑界面下，双击元件tsk51a_d ，在弹出的器件属性窗口中，在右侧的parameters for u1-tsk51a_d一栏，将childcore1的value值设置为设计中用到的rams_8x1k的标注u4（根据设计中的实际标注而定），设置完成后点击ok。保存原理图。 rams_8x1k和tsk51a_d就建立了关联。,图22 元件关联,31,系统级设置及下载,2.建立fpga硬件和嵌入式软件之间的关联，在project窗口中，选择structure editor一项如图23所示，点击test.prjemb将其拖拽到u1上，结果如图24所示，现在软件和硬件的关联已经建立起来了。重新选中file view一项，将设计文件保存。,图23 软硬件关联,32,系统级设置及下载,图24 关联已经建立,33,系统级设置及下载,3.选择菜单viewdevices view,器件界面将被打开，如图25所示。,图25 器件界面,34,系统级设置及下载,点击live复选框，系统会扫描到当前的开发板使用情况（之前请确认开发板和用户电脑已经正确连接并且已经上电）。如图26所示。,图26 与开发板建立连接,35,系统级设置及下载,图27给出了当前开发板上用到的器件，系统通过扫描自动将器件显示在界面上，另外器件上方依次有带有指示灯的四个工作区，分别为编译、综合、适配，下载 四个过程，单击每个区域则完成相应的过程。也可直接点击program fpga完成所有过程。完成后如图28所示，其中，文本框部分为当前的配置情况。,图27 系统扫描到的器件,图28 下载过程,36,系统级设置及下载,完成编译、下载等过程后，就可以在开发板上开到实际结果了，图29为设计中所用到的处理器内核，在只需改动软件的情况下，直接可通过此界面完成对软件的编译及下载过程，