第8章 TMS320C54x片内外设及应用实例.ppt

第8章 tms320c54x片内外设及应用实例,8.1 定时器 8.2 时钟发生器 8.3 定时器/计数器编程举例 8.4 多通道缓冲串口（mcbsp） 8.5 多通道缓冲串口应用实例 8.6 主机接口（hpi） 8.7 外部总线操作,8.1 定时器,定时器的组成框图如图8-1所示。它有3个存储器映象寄存器：tim、prd和tcr。这3个寄存器在数据存储器中的地址及其说明如表8-1所示。定时器控制寄存器（tcr）位结构如图8-2所示，各控制位和状态位的功能如表8-2所示。,返回首页,图8-1 定时器组成框图,表8-1 定时器的三个寄存器,图8-2 tcr位结构图,表8-2 定时器控制寄存器（tcr）的功能,返回本节,8.2 时钟发生器,8.2.1 硬件配置pll 8.2.2 软件可编程pll,返回首页,8.2.1 硬件配置pll,用于c541、c542、c543、c545和c546芯片。 所谓硬件配置pll，就是通过c54x的3个引脚clkmd1、clkmd2和clkmd3的状态，选定时钟方式，如表8-3所示。由表8-3可见，不用pll时，cpu的时钟频率等于晶体振荡器频率或外部时钟频率的一半；若用pll，cpu的时钟频率等于晶体振荡器频率或外部时钟频率乘以系数n（plln），使用pll可以使用比cpu时钟低的外部时钟信号，以减少高速开关时钟所造成的高频噪声。,表8-3 时钟方式的配置,返回本节,8.2.2 软件可编程pll,软件可编程pll具有高度的灵活性，其时钟定标器提供各种时钟乘法器系数，并能直接接通和关断pll。pll的锁定定时器可以用于延迟转换pll的时钟方式，直到锁定为止。通过软件编程，可以选用以下两种时钟方式（如表8-4 8-6、图8-3所示）。 pll方式，其比例系数共31种。靠锁相环电路完成。 分频（div）方式，其比例系数为1/2和1/4，在此方式下，片内pll电路不工作以降低功耗。,表8-4 复位时的时钟方式（c5402）,表8-5 时钟方式寄存器clkmd各位域功能,表8-6 比例系数与clkmd的关系,图8-3 pll锁定时间和clkout频率的关系,返回本节,8.3 定时器/计数器编程举例,【例8-1】设时钟频率为16.384mhz，在tms320c5402的xf端输出一个周期为2s的方波，方波的周期由片上定时器确定，采用中断方法实现。 1定时器0的初始化 （1）设置定时控制寄存器tcr（地址0026h）。 （2）设置定时寄存器tim（地址0024h）。 （3）设置定时周期寄存器prd（地址0025h）。,返回首页,2定时器对c5402的主时钟clkout进行分频 clkout与外部晶体振荡器频率（在本系统中外部晶体振荡器的频率为16.384mhz）之间的关系由c5402的三个引脚clkmd1、clkmd2和clkmd3的电平值决定，为使主时钟频率为16.384mhz，应使clkmd1=1、clkmd2=1、clkmd3=0，即pll1。,3中断初始化 （1）中断屏蔽寄存器imr中的定时屏蔽位tint0置1，开放定时器0中断。 （2）状态控制寄存器st1中的中断标志位intm位清零，开放全部中断。,4汇编源程序如下： .mmregs .def _c_int00 stack .usect “stack“,100h t0_cout .usect “vars“,1 ;计数器 t0_flag .usect “vars”,1 ;当前xf输出电平标志。 t0_flag=1，则xf=1； ;t0_flag=0，则xf=0 tval .set 1639 ;16401061=1ms 因中断程序中计数器初值 ;t0_cout=1000，所以定时时间：1ms1000=1s tim0 .set 0024h ;定时器0寄存器地址 prd0 .set 0025h tcr0 .set 0026h .data,times .int tval ;定时器时间常数 .text * ; 中断矢量表程序段 _c_int00 b start nop nop nmi rete ;非屏蔽中断 nop nop nop sint17 .space 4*16 ;各软件中断 sint18 .space 4*16 sint19 .space 4*16 sint20 .space 4*16 sint21 .space 4*16,sint22 .space 4*16 sint23 .space 4*16 sint24 .space 4*16 sint25 .space 4*16 sint26 .space 4*16 sint27 .space 4*16 sint28 .space 4*16 sint29 .space 4*16 sint30 .space 4*16 int0 rsbx intm ;外中断0中断 rete nop nop int1 rsbx intm ;外中断1中断 rete nop nop int2 rsbx intm ;外中断2中断,rete nop nop tint: bd timer ;定时器中断向量 nop nop nop rint0: rete ;串口0接收中断 nop nop nop xint0: rete ;串口0发送中断 nop nop nop sint6 .space 4*16 ;软件中断 sint7 .space 4*16 ;软件中断,int3: rete ;外中断3中断 nop nop nop hpint: rete ;主机中断 nop nop nop rint1: rete ;串口1接收中断 nop nop nop xint1: rete ;串口1发送中断 nop nop nop *,start: ld #0,dp stm #stack+100h,sp stm #07fffh,swwsr stm #1020h,pmst st #1000,*(t0_cout) ;计数器设置为 1000(1s) ssbx intm ;关全部中断 ld #times,a reada tim0 ;初始化 tim,prd reada prd0 stm #669h,tcr0 ；初始化tcr0 stm #8,imr;初始化 imr, 使能 timer0 中断 rsbx intm ;开放全部中断 wait: b wait *,;定时器0中断服务子程序 timer: addm #-1,*(t0_cout) ;计数器减1 cmpm *(t0_cout),#0 ;判断是否为0 bc next,ntc ;不是0，退出循环 st #1000,*(t0_cout);为0，设置计数器，并将xf取反 bitf t0_flag,#1 bc xf_out,ntc ssbx xf st #0,t0_flag b next xf_out: rsbx xf st #1,t0_flag next: rsbx intm rete .end,5链接命令文件times.cmd如下： times.obj -o times.out -m times.map memory page 0:ram1: origin =1000h ,length =500h page 1:spram1: origin=0060h,length=20h spram2: origin=0100h,length=200h sections .text :ram1 page 0 .data :ram1 page 0 vars :spram1 page 1 stack :spram2 page 1 ,返回本节,8.4 多通道缓冲串口（mcbsp）,8.4.1 mcbsp原理框图及信号接口 8.4.2 mcbsp控制寄存器 8.4.3 时钟和帧同步 8.4.4 mcbsp数据的接收和发送 8.4.5 有关的几个概念,返回首页,8.4.1 mcbsp原理框图及信号接口,tms320c54xx多通道缓冲串口（mcbsp）由引脚、接收发送部分、时钟及帧同步信号产生、多通道选择以及cpu中断信号和dma同步信号组成，如图8-4所示。 表8-7给出了有关引脚的定义，mcbsp通过这7个引脚为外部设备提供了数据通道和控制通道。mcbsp通过dx和dr实现dsp与外部设备的通信和数据交换。,图8-4 mcbsp原理框图,表8-7 mcbsp引脚说明,表8-8 mcbsp内部信号说明,返回本节,8.4.2 mcbsp控制寄存器,1控制寄存器及其映射地址 表8-9列出了mcbsp控制寄存器及其映射地址。 子块数据寄存器spsdx用于指定对应子地址寄存器中数据的读写，其内部连接方式如图8-5所示。这种方法的好处是可以将多个寄存器映射到一个较小的存储空间。,表8-9 mcbsp控制寄存器及其映射地址,图8-5 子地址映射示意图,2串行口的配置 串口控制寄存器（spcr1、spcr2）和引脚控制寄存器（pcr）用于对串口进行配置，接收控制寄存器（rcr1、rcr2）和发送控制寄存器（xcr1、xcr2）分别对接收和发送操作进行控制。 （1）串口控制寄存器（spcr1、spcr2）串口控制寄存器1（spcr1）结构如图8-6所示，表8-10为spcr1控制位功能说明。串口控制寄存器2（spcr2）结构如图8-7所示，表8-11为spcr2控制位功能说明。 （2）引脚控制寄存器（pcr）。引脚控制寄存器（pcr）结构如图8-8所示，表8-12为pcr控制位功能说明。,图8-6 串口控制寄存器1（spcr1）,表8-10 spcr1控制位功能说明,图8-7 串口控制寄存器2（spcr2）,表8-11 spcr2控制位功能说明,图8-8 引脚控制寄存器（pcr）,表8-12 pcr控制位功能说明,（3）接收控制寄存器（rcr1,2）。结构如图8-9所示，表8-13所示为rcr1控制位功能说明，表8-14所示为rcr2控制位功能说明。 （4）发送控制寄存器（xcr1,2）。发送控制寄存器（xcr1,2）结构如图8-10所示，表8-15所示为xcr1控制位功能说明，表8-16所示为xcr2控制位功能说明。,（a）rcr1,（b）rcr2,图8-9 接收控制寄存器（rcr1,2）,表8-13 rcr1控制位功能说明,表8-14 rcr2控制位功能说明,（a）xcr1,（b）xcr2,图8-10 发送控制寄存器（xcr1,2）,表8-15 xcr1控制位功能说明,表8-16 xcr2控制位功能说明,返回本节,8.4.3 时钟和帧同步,采样率发生器由三级时钟分频组成，如图8-11所示，可以产生可编程的clkg（数据位时钟）信号和fsg（帧同步时钟）信号。clkg和fsg是mcbsp的内部信号，用于驱动接收/发送时钟信号（clkr/x）和帧同步信号（fsr/x）。采样率发生器时钟既可以由内部的cpu时钟驱动（clksm=1），也可以由外部时钟源驱动（clksm=0）。采样率发生器寄存器srgr1，2控制着采样率发生器的各种操作，其结构如图8-12所示。表8-17所示为srgr1控制位功能说明，表8-18所示为srgr2控制位功能说明。,图8-11 采样率发生器框图,（a）采样率发生器寄存器1 (srgr1),（b） 采样率发生器寄存器2 (srgr2),图8-12 采样率发生器寄存器srgr1，2结构图,表8-17 srgr1控制位功能说明,表8-18 srgr2控制位功能说明,图8-13 可编程帧周期和帧脉冲宽度,返回本节,8.4.4 mcbsp数据的接收和发送,数据的接收是通过三级缓冲完成的，例如，通过设置spcr1寄存器的rintm=00b，则可由rrdy信号驱动产生接收中断信号rint，tms320c54xx cpu响应中断，读取drr中的数据。接收时序如图8-14所示。 数据的发送通过两级缓冲完成，通过设置spcr2寄存器的xintm=00b，可由xrdy驱动产生发送中断信号xint，tms320c54xx cpu响应中断，将下一个发送数据写入dxr中，随后xrdy降为0。发送时序如图8-15所示。,图8-14 数据的接收,图8-15 数据的发送,返回本节,8.4.5 有关的几个概念,1相的概念 在mcbsp中，帧同步信号表示一次数据传输的开始。帧同步信号之后的数据流可以有两个相相1和相2。相的个数（1或2）可以通过设置rcr2和xcr2中的（r/x）phase位来实现。每帧的字数和每字的位数分别由（r/x）frlen1,2和（r/x）wdlen1,2决定（如图8-6、8-18所示 ）。,图8-16 例8-2的图,图8-17 例8-3的图,2数据延迟 每一帧都是从帧同步信号有效时到来的第一个时钟周期开始的。实际的数据接收或传输开始时刻相对于帧的开始时刻可以有延时，这一延时称为数据延迟，用rdatdly和xdatdly分别指定接收和发送的数据延迟。可编程数据延迟的范围为0、1、2个时钟周期（r/xdatdly = 00b 10b），如图8-18所示。,图8-18 数据延迟,3spi协议：mcbsp时钟停止模式 spi协议是一种主从配置的、支持一个主方、一个或多个从方的串行通信协议，一般使用4条信号线：串行移位时钟线（sck）、主机输入/从机输出线（miso）、主机输出/从机输入线（mosi）、低电平有效的使能信号线（ ）。如图8-198-22所示、表8-19、20所示。,图8-19 mcbsp作为spi模式的主设备,图8-20 mcbsp作为spi模式的从设备,图8-21 clkstp=10b、clkxp=0时钟停止模式1的时序图,图8-22 clkstp=11b、clkxp=1时钟停止模式4的时序图,表8-19 mcbsp寄存器位域设置（spi模式的主设备）,表8-20 mcbsp寄存器位域设置（spi模式的从设备）,返回本节,8.5 多通道缓冲串口应用实例,8.5.1 tlv1572高速串行adc与tms320c5402接口设计 8.5.2 tlc5617串行dac与tms320c5402接口设计 8.5.3 语音接口芯片tlc320ad50c与tms320c5402接口设计,返回首页,8.5.1 tlv1572高速串行adc与tms320c5402接口设计,1tlv1572芯片简介 tlv1572是高速同步串行的10位a/d转换芯片，单电源2.7 v至5.5 v供电，8引脚soic封装。功耗较低（3v供电功耗3w，5v供电功耗25w），当ad转换不进行期间自动进入省电模式。5v供电、时钟速率20mhz时最高转换速率为1.25 msps，3v供电、时钟速率10mhz时最高转换速率为625 ksps。tlv1572 d封装引脚排列如图8-23所示，tlv1572的引脚说明如表8-21所示。,图8-23 tlv1572的引脚排列,表8-21 tlv1572引脚功能表,2tlv1572与tms320系列dsp的连接,图8-24 tlv1572与tms320系列dsp连接框图,图8-25 tlv1572 dsp工作方式时序图,3tlv1572与tms320c5402的mcbsp1接口软件编程 【例8-4】在本例应用中，tms320c5402的mcbsp1以cpu中断的方式读取tlv1572模数转换结果，并存放在dsp片内的daram区的3000h开始的单元中，共采样256个点，a/d转换的速率为64khz，由串口mcbsp1的帧频决定，tms320c5402的主时钟频率为81.925mhz。其实现程序（略）,返回本节,8.5.2 tlc5617串行dac与tms320c5402接口设计,1tlc5617工作原理 tlc5617是带有缓冲基准输入的双路10位电压输出数模转换器。 tlc5617通过与cmos兼容的3线串行接口实现数字控制，器件接收的用于编程的16位字的前4位用于产生数据的传送模式，中间10位产生模拟输出，最后两位为任意的lsb位（如图8-268-28、表8-22、23所示）。,图8-26 tlc5617引脚排列,表8-22 tlc5617引脚功能说明,图8-27 tlc5617功能框图,图8-28 tlc5617的时序图,表8-23 可编程控制位（d15d12）功能表,2tlc5617与tms320c5402的mcbsp接口设计 tlc5617符合spi数字通信协议，而tms320c54xx系列dsp芯片的多通道缓冲串口（mcbsp）工作于时钟停止模式时与spi协议兼容。tlc5617与tms320c5402的mcbsp0接口连接如图8-29所示。,图8-29 tms320c5402与tlc5617的连接,3软件设计 给出了较完整的软件程序，包括主程序、串口初始化程序和cpu中断服务程序，中断服务程序分别对数据进行处理，然后在tlc5617的a、b两个通道同时输出。tms320c5402的主时钟频率为81.925mhz，数模转换速率为128khz。汇编源程序（略）,返回本节,8.5.3 语音接口芯片tlc320ad50c与tms320c5402接口设计,1模拟接口芯片tlc320ad50c的工作原理 音频接口芯片tlc320ad50c集成了16位a/d和d/a转换器，使用过采样（over sampling）技术提供16位a/d和d/a低速信号转换，该器件包括两个串行的同步转换通道，工作方式和采样速率均可由dsp编程设置。其内部adc之后有抽样滤波器，dac之前有插值滤波器，接收和发送可同时进行。,图8-30 ad50c的引脚排列,图8-31 ad50c的内部结构框图,ad50c片内还包括一个定时器和控制器。该芯片可工作在单端或差分方式，支持3个从机级联，其参数设置模式采用单线串行口直接对内部寄存器编程，不受数据转换串行口的影响。 （1）adc信号通道（如图8-32、8-33） （2）dac信号通道（如图8-34所示） （3）ad50c的控制寄存器（如表8-24所示）,图8-32 adc通道主通信时序图,图8-33 adc通道主通信和次通信时序图,图8-34 dac信号通道主通信和次通信时序图,表8-24 控制寄存器1位功能表,表8-25 控制寄存器2位功能表,表8-26 控制寄存器3位功能表,表8-27 控制寄存器4位功能表,表8-28 寄存器映象表,2tlc320ad50c与tms320c5402硬件接口设计 硬件连接采用ad50c为主控模式（=1），向c5402的mcbsp0（从设备）提供sclk（数据移位时钟）和fs（帧同步脉冲），并控制数据的传输过程。tms320c5402工作于spi方式的从机模式，clkx0和fsx0为输入引脚，在接收数据和发送数据时都是利用外界时钟和移位脉冲。c5402与tlc320ad50c的硬件连接如图8-35所示。,图8-35 tms320c5402与tlc320ad50c的硬件连接示意图,3软件编制过程 （1）tms320c5402串口的初始化。 （2）ad50c初始化。 （3）用户代码的编写。,返回本节,8.6 主机接口（hpi）,8.6.1 hpi-8接口的结构 8.6.2 hpi-8控制寄存器和接口信号 8.6.3 hpi-8接口与主机的连接框图 8.6.4 hpi的8条数据线作通用的i/o引脚,返回首页,8.6.1 hpi-8接口的结构,hpi-8是一个8位的并行口，外部主机是hpi的主控者，hpi-8作为主机的从设备，其框图如图8-36所示。其接口包括一个8比特的双向数据总线、各种控制信号及3个寄存器。片外的主机通过修改hpi控制寄存器（hpic）设置工作方式，通过设置hpi地址寄存器（hpia）来指定要访问的片内ram单元，通过读/写数据锁存器（hpid）来对指定存储器单元读/写。主机通过hcntl0、hcntll管脚电平选择3个寄存器中的一个。,图8-36 hpi-8框图,返回本节,8.6.2 hpi-8控制寄存器和接口信号,hpi控制寄存器（hpic）状态位控制着hpi操作： （1）bob：字节次序位。 （2）smod：标准hpi-8寻址方式位。 （3）dspint：主机向c54x发出中断位。 （4）hint：c54x向主机发出中断位。 （5）xhpia：增强hpi-8扩展寻址使能位。 （6）hpiena：增强hpi-8使能状态位。,主机从hpic寄存器读出数据,主机写入hpic寄存器的数据,c54x从hpic寄存器读出的数据,c54x写入hpic寄存器的数据,图8-37 标准hpi-8的hpic寄存器位结构图,主机从hpic寄存器读出数据,主机写入hpic寄存器的数据,c54xx从hpic寄存器读出的数据,c54xx写入hpic寄存器的数据,图8-38 增强hpi-8的hpic寄存器位结构图,表8-29 hpi-8接口信号名称