《数字电子技术基础》第五版阎石第6章时序逻辑电路.ppt_第1页
《数字电子技术基础》第五版阎石第6章时序逻辑电路.ppt_第2页
《数字电子技术基础》第五版阎石第6章时序逻辑电路.ppt_第3页
《数字电子技术基础》第五版阎石第6章时序逻辑电路.ppt_第4页
《数字电子技术基础》第五版阎石第6章时序逻辑电路.ppt_第5页
已阅读5页,还剩33页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第第6 6章章 时序逻辑电路时序逻辑电路 6.1 6.1 概述概述 6.2 6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法 6.3 6.3 时序逻辑电路的设计方法时序逻辑电路的设计方法 6.4 6.4 若干常用时序逻辑电路若干常用时序逻辑电路 6.1 6.1 概述概述 一、时序逻辑电路的特点一、时序逻辑电路的特点 1.1.功能上:任一时刻的输出不仅取决于该时刻的输入,还与功能上:任一时刻的输出不仅取决于该时刻的输入,还与 电路原来的状态有关。电路原来的状态有关。 2. 2. 电路结构上:电路结构上: 时序逻辑电路包含时序逻辑电路包含组合逻辑电路组合逻辑电路和和存储电路存储电路两个部分;两个部分; 存储电路的输出状态必须反馈到组合电路的输入端存储电路的输出状态必须反馈到组合电路的输入端,与输入,与输入 信号一起,共同决定组合逻辑电路的输出。信号一起,共同决定组合逻辑电路的输出。 二、时序电路功能描述二、时序电路功能描述 可以用三个方程来描述可以用三个方程来描述 三、时序电路的分类三、时序电路的分类 1. 1. 根据动作特点分根据动作特点分 n n 同步时序电路同步时序电路:存储电路中所有触发器的时钟使用统一:存储电路中所有触发器的时钟使用统一 的的CLKCLK,状态变化发生在同一时刻,状态变化发生在同一时刻 n n 异步时序电路异步时序电路:没有统一的:没有统一的CLKCLK,触发器状态的变化有,触发器状态的变化有 先有后先有后 2. 2. 按输出信号特点分按输出信号特点分 n n MealyMealy型:型: n n MooreMoore型:型: 6.2 6.2 时序电路的分析方法时序电路的分析方法 6.2.1 6.2.1 同步时序电路的分析同步时序电路的分析 一、时序逻辑电路的分析一、时序逻辑电路的分析 给定时序电路,分析该电路的逻辑功能,即给定时序电路,分析该电路的逻辑功能,即找出在输入找出在输入 和和CLKCLK作用下,电路的次态和输出作用下,电路的次态和输出。 二、同步时序电路的分析方法二、同步时序电路的分析方法 从给定电路写出存储电路中每个触发器的驱动方程,即触发从给定电路写出存储电路中每个触发器的驱动方程,即触发 器每个输入信号的逻辑函数式,得到整个电路的器每个输入信号的逻辑函数式,得到整个电路的驱动方程驱动方程; 将驱动方程代入触发器的特性方程,得到将驱动方程代入触发器的特性方程,得到状态方程状态方程; 从给定逻辑电路图写出从给定逻辑电路图写出输出方程输出方程; 写出整个电路的写出整个电路的状态转换表、状态转换图和时序图状态转换表、状态转换图和时序图; 由状态转换表或状态转换图由状态转换表或状态转换图得出电路的逻辑功能得出电路的逻辑功能。 例6.2.1 试分析下图所示的时序逻辑电路的逻辑功能,写 出它的驱动方程、状态方程和输出方程,写出电路的状态转 换表,画出状态转换图和时序图。 FFFF 1 1 、 FFFF 2 2 、 FFFF 3 3 均为主均为主 从从JKJK触发器,下降沿触发,输入悬空时和逻辑触发器,下降沿触发,输入悬空时和逻辑1 1状态等效。状态等效。 解: 此电路没有输入变量,属于Moore型的时 序逻辑电路。 6.2.2 6.2.2 时序逻辑电路的状态转换表、状态转换图、时序逻辑电路的状态转换表、状态转换图、 状态机流程图、时序图状态机流程图、时序图 理论上讲,有了逻辑电路的三个方程应该说已经可 以清楚描述一个电路的逻辑功能,但通过该例题发现, 从这一组方程却不能确定电路具体用途。 因此需要在时钟信号作用下将电路所有的的状态转换 全部列出来。 描述时序逻辑电路所有状态的方法有状态转换表 、状态转换图、状态机流程图和时序图。下面结合例 题6.2.1介绍这几种方法。 一、状态转换表: 根据状态方程将所有的输入变量和电路初态的取 值,带入电路的状态方程和输出方程,得到电路次态 和输出值,列成表即为状态转换表。 由状态转换表可知,为七进制加法计数 器,Y为进位脉冲的输出端。 设初态Q3Q2Q1=000,由状态方程和输出方程可得 状态转换表: 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 0 2 2 0 0 1 1 0 0 0 0 3 3 0 0 1 1 1 1 0 0 4 4 1 1 0 0 0 0 0 0 5 5 1 1 0 0 1 1 0 0 6 6 1 1 1 1 0 0 1 1 7 7 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 二、状态转换图: 将状态转换表以图形的方式 直观表示出来,即为状态转换图 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 0 2 2 0 0 1 1 0 0 0 0 3 3 0 0 1 1 1 1 0 0 4 4 1 1 0 0 0 0 0 0 5 5 1 1 0 0 1 1 0 0 6 6 1 1 1 1 0 0 1 1 7 7 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 三、时序图: 在时钟脉冲序 列的作用下,电路 的状态、输出状态 随时间变化的波形 叫做时序图。由状 态转换表或状态转 换图可得: 例例6.2.26.2.2 分析下图所示的时序逻辑电路的功能,写出电路的驱分析下图所示的时序逻辑电路的功能,写出电路的驱 动方程、状态方程和输出方程,画出电路的状态转换图。动方程、状态方程和输出方程,画出电路的状态转换图。 此电路有输入变量,属于Mealy型的时序逻辑电路 D触发器的特性方程为Q *D,得 解: A0时A1时 (4)列状态转换表 A0时 A1时 可以合成一个状态转换表为:可以合成一个状态转换表为: 故此电路为有输入控制的逻辑电路,为可控计数器 ,A0为加法计数器,A1为减法计数器。 (5)状态转换图: 6.4 6.4 时序逻辑电路的设计时序逻辑电路的设计 n n 同步时序逻辑电路设计的一般步骤同步时序逻辑电路设计的一般步骤 一 、逻辑抽象,得出电路的状态转换图或状态转换表 1.分析给定的逻辑问题,确定输入变量、输出变量以及电路的 状态数。通常取原因(或条件)作为输入逻辑变量,取结果作 输出逻辑变量; 2.定义输入、输出逻辑状态和每个电路状态的含义,并将电路 状态顺序编号; 3.按照题意列出电路的状态转换表或画出电路的状态转换图。 二、 状态化简 若两个电路状态在相同的输入下有相同的输出,并且转换 到同样的一个状态去,则称这两个状态为等价状态。 等价状态可以合并,这样设计的电路状态数少,电路越简 。 三、 状态分配 状态分配也叫状态编码 a.确定触发器的数目n 状态数M ,应满足2n1M2n; b.进行状态编码,即将电路的状态和触发器状态组合对应起来。 五 、根据得到的方程式画出逻辑图 六、 检查设计的电路能否自启动 四 、选定触发器的类型,求出电路的状态方程、驱动 方程和输出方程 例6.4.1 试设计一个带有进位输出端的十三进制计数器。 解:确定输入输出变量:由于电路没有输入变量,故属于穆 尔型同步时序电路,在时钟信号操作下自动地依次从一种状态 转换为另一种状态。 设进位输出信号为C,有进位输出为C1,无进位输出时C0 。 给出状态转换图:根据 题意,M13,其状态转 换图如图6.4.2所示。 给出状态表: 由于M13,故应取 n=4,取其中的13个状 态。按十进制数取0000 1100十三个状态,其 状态表为 写出输出端的状态方程: 根据状态表得出其各输出次态的卡诺图如下 各输出端的卡诺图及状态方程如下 则可写出电路的状态方程和输出方程为 若选用JK触发器 则可得出各触发 器的驱动方程为 : 由驱动方程可画出十三进制计数器的逻辑电路 1J C1 1K1 1J C1 1K 1J C1 1K 1J C1 1K C Q0 Q1 Q2 Q3 FF1 FF0 FF2FF3CLK 图5.4.3十三进制同步计数器的逻辑电路 最后,检查能否自启动:全部状态转换图如下 故电路可以自启动。 例6.4.2 设计一个串行数据检测器。对它的要求是:连续输入3个 或3个以上的1时输出为1,其它情况下输出为0. 解:设输入数据为输入变量,用X表示;检测结果为输 出变量,用Y表示,设S0为没有1输入的以前状态,S1 为输入一个1以后的状态,S2为输入两个1以后的状态 ,S3为连续输入3个或3个以上1的状态。其状态转换表 为 由状态表可以看出,S2和S3为 等价状态,可以合并成一个。 其化简后状态图为 状态转换图为 由

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论