高速PCB设计原理和技术.ppt

史建华 2009.8.13 高速PCB设计原理和技术 1 交流内容： 1.基本概念 2.信号完整性分析及解决方法 3.电源完整性分析及解决方法 4.传输线理论及特征阻抗控制 5.反射理论及端接技术 6.PCB的叠层结构设计 7.电磁兼容设计 8.PCB设计仿真 9.高速电路设计经验分享 高速PCB设计原理和技术 2 基本概念 信号完整性分析及解决方法 电源完整性分析及解决方法 传输线理论及特征阻抗控制 反射理论及端接技术 PCB的叠层结构设计 电磁兼容设计 PCB设计仿真 高速电路设计经验分享 高速PCB设计原理和技术 交流内容： 3 基本概念 1.串扰（crosstalk） 2.电磁兼容（EMC） 3.反射（Reflection） 4.过冲（Overshoot）和下冲（Undershoot） 5.时钟偏移（Clock Skew）和时钟抖动（Clock Jitter） 6.建立时间（Setup Time）和保持时间（Hold Time） 7.建立时间裕量（Setup Margin）和保持时间裕量（Hold Margin） 8.地电平面反弹噪声和回流噪声 9.介电常数（r） 10. 传输速率 高速PCB设计原理和技术 4 串扰（crosstalk）及后果： 串扰是指两个不同的电性能网络之间的相互作用。产生串扰（crosstalk）的 一方被称作Aggressor，而收到干扰的一方被称作Victim。通常，一个网络既是 Aggressor（入侵者），又是Victim（受害者）。串扰会导致误触发。 串扰产生的原因： 串扰是由同一个PCB板上的两条信号线之间互容和互感的容性耦合和感性耦 合引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。 影响串扰的因素： PCB板层的参数（厚度，介电常数）等、信号线间距、线端接方式等 。 高速PCB设计原理和技术 串扰只发生在Aggressor的上升或下降沿 5 高速PCB设计原理和技术 电磁兼容性（EMC）是指设备或系统在其电磁环境中能正常工作且不对 该环境中的任何事物构成不能承受的电磁骚扰的能力，它包括电磁干扰（ EMI）和电磁抗干扰（EMS）两个方面。 电磁骚扰（Electromagnetic Disturbance）是指任何可能引起装置、 设备或系统性能降低或对生命或无生命物质产生损害作用的电磁现象。 电磁干扰（EMI）是指由电磁骚扰引起的设备、传输通道或系统性能的下 降，是电磁骚扰作用的结果，分为辐射干扰（RE）、传导干扰（CE）、 PT（干扰功率测试）。传导耦合有三种藕合通路，分别为公共电源、公共 地回路、信号线之间的近场感应；辐射耦合是通过空间电磁场进行的电磁 耦合。 电磁抗干扰（EMS）包括ESD(静电放电）、RS（辐射耐受）、EFT/B( 快速脉冲耐受)、Surge（雷击）和CS（传导耐受）。 6 高速PCB设计原理和技术 反射（Reflection）及后果 反射就是在传输线上的回波（Echo）。信号功率（电压和电流） 传输到线上并达到负载处，但是有一部分可能会被反射。反射会产生 振铃现象 反射产生的条件： 如果负载和传输线具有不相同的阻抗（Impedance），反射就会 发生。如果负载阻抗大于源阻抗，反射电压为正；如果负载阻抗小于 源阻抗，反射电压为负。 影响反射的因素： 布线的几何形状、不正确的线端接、经过连接器的传输、电源平 面的不连续等因素的变化均会导致此类反射。 7 高速PCB设计原理和技术 过过冲（Overshoot）： 过冲是指超过设 定电压 的第一个峰值或谷值。对于上升沿（Ring Edge）而言，过冲是指最高电压 ；对于下降沿（fall Edge）而言，过冲 是指最低电压 。 下冲（Undershoot）： 下冲是指下一个谷值或峰值。 过冲和下冲的后果： 过分的过冲能够引起保护二极管工作，导致其过早地失效；过分的下冲 能够引起假的时钟 或数据错误 （误操作）。 8 高速PCB设计原理和技术 时钟时钟 偏移（Clock Skew）： 时钟 偏移（Skew）是指不同的接收设备 接收到同一时钟驱动输 出之间 的时间 差。对于参考时钟而言，时钟偏移有正延时和负延时之分。 时钟时钟 偏移的后果： 时钟 偏移可引起有效时钟 周期的减小。 产产生的原因： 1）由不同时钟 路径的延时或驱动 器件不同驱动门 之间的时差所造成； 2）由于接收端之间的阈值 不同、负载电 容不同、以及信号质量的差异 所造成。 9 时钟时钟 抖动动（Clock Jitter）： 时钟 抖动（Jitter）是指由每一个时钟 周期之间的不稳定性引起的相 位抖动，该物理量可以用单个周期中最大的周期抖动与理想周期的差值表 示。谱仪 的40MHz时钟 相位抖动应不大于0.2ns 。 时钟时钟 抖动动的表现现形式： 1）时钟 占空比随机变化； 2）时钟 信号在时间轴 上左右摆动 ； 时钟时钟 抖动动的后果： 时钟抖动会引起时钟 有效周期的减小和成像设备 的相位噪声。 高速PCB设计原理和技术 10 高速PCB设计原理和技术 建立时间时间 （Setup Time） 建立时间时间 是指在时钟时钟 跳变变前数据必须须保持稳稳定（无跳变变）的时间时间 。 保持时间时间 （Hold Time） 保持时间时间 是指在时钟时钟 跳变变后数据必须须保持稳稳定的时间时间 。 Input Signal VSS Setup TimeHold Time Clock Signal (Active Rising) 50% 50% 50% VDD VDD VSS 11 高速PCB设计原理和技术 建立时间裕量（Setup Margin） 建立时间裕量是所设计系统的建立时间与接收端芯片所要求的最小 建立时间之间的差值。 保持时间裕量（Hold Time Margin） 保持时间裕量是所设计系统的保持时间与接收端芯片所要求的最小 保持时间之间的差值。 设计原则： 1）建立时间裕量大于0。 2）保持时间裕量大于0。 12 高速PCB设计原理和技术 地电平面反弹噪声(简称为地弹，Ground bounce) 地弹是指由较大的电流涌动引起的、在地平面上产生的电压波动和变化。 地弹产生原因： 当较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电 阻会引发电源噪声，这样会在真正的地平面(0V)上产生电压的波动和变化，这就是地 电平面反弹噪声。 地弹的后果： 地电平面反弹噪声会影响其它元器件的动作。 影响地弹的因素： 负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均 会导致地弹的增大。 地平面回流噪声： 是指由于地电平面(包括电源和地)分割，例如地层被分割为数字地、模拟地、屏蔽 地等，当数字信号走到模拟地线区域时，在地平面产生的回流噪声。 在多电压PCB设计中，地电平面的反弹噪声和回流噪声需要特别关心。 13 高速PCB设计原理和技术 介电常数（r） 介电常数是指绝缘物质的一种绝缘程度的数位指标，它是针 对空气介质常数的比值。 介电常数（r）数值标准： 当绝缘板材的介电常数愈小时，有信号传输的两相邻导线就 愈容易达到绝缘的效果，换言之其信号的“能量”就愈不容易产生 “ 漏出”，故绝缘材料的“介质常数”愈小愈好。 介电常数（r）数值与频率关系： 目前，各种板材的介质常数，在1MHz频率测试条件下，以 铁氟龙（PTFE）的介质常数2.5为最好，而FR-4约为4.7。测试频 率愈大，板材的介电常数愈小。 14 故电磁波在空气中的传播速度等于光波速度，亦即11.76inch/nsec。 电磁波在RF-4板材中的传输速度 当电路板上的导线被视为“传输线 ”时，其信号传输速度将大受板材r的影响，如 常见的FR-4板材，在30MHz频率下测试时 ，其介质常数r为4.1，故该信号传输速度 减慢为： 传输速率 由电磁波理论中的Maxwells理论可知，正弦波信号在介质中传播速度（Vp） 与光速成正比，与其介质常数（r）平方根成反比。 电电磁波在空气中的传输传输 速度 高速PCB设计原理和技术 常见见介质质的传输传输 速率的对对比数值值 15 基本概念 信号完整性分析及解决方法 电源完整性分析及解决方法 传输线理论及特征阻抗控制 反射理论及端接技术 PCB的叠层结构设计 电磁兼容设计 PCB设计仿真 高速电路设计经验分享 高速PCB设计原理和技术 交流内容： 16 l信号完整性分析 l信号完整性解决方法 高速PCB设计原理和技术 17 高速PCB设计原理和技术 SI问题主要表现： SI问题产生根源： 信号完整性（Signal Integrity，SI） n信号反射（Reflected Signals） n过冲与下冲（Overshoot/Undershoot） n振铃（Ringing） n串扰（Crosstalk） n延时和时序错误（Delay & Timing Errors） n同步切换噪声（SSN）以及地弹和电源反弹 n电磁辐射（EMI Radiation） n 数字信号开关速度不断提高，上升沿变快，造成的信号反射、过冲、振铃和串扰； n信号的幅度不断降低，信号/噪声比越来越小； n信号速度的提高； n信号在传输线上的传输延迟； SI就是确保瞬时跳变的数字信号通过较长的一段传输线后，在接收端仍能完整地被 正确接收，并保证良好的电磁兼容性。SI主要涉及到延迟、反射、串扰、时序、端 接策略、电流回路等问题。 18 高速PCB设计原理和技术 信号反射： 如果一根走线没有被正确终结 （终端匹配），那么来自于驱动 端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓 失真。 n过长 的走线； n未被匹配终结 的传输线 ； n过量电容或电感，以及阻抗失配； 反射信号产产生的主要原因： 信号反射 19 高速PCB设计原理和技术 过冲与下冲 虽然大多数元件接收端都有输入保护二极管保护，但有时这些过冲 电平会远远超过元件电源电压范围，损坏元器件。 过冲与下冲产生的原因： n 过长的走线； n 信号变化太快； 过冲与下冲 20 高速PCB设计原理和技术 振铃铃（Ringing） 信号的振荡发 生在逻辑电 平门限附近，多次跨越逻辑电 平门限从 而导致逻辑 功能紊乱。 振铃产铃产 生原因： 信号如果在传输线 上来回反射，就会产生振铃。 振铃（Ringing） 21 高速PCB设计原理和技术 串扰表现： 串扰表现为在一根信号线上有信号通过时，在PCB板上与 之相邻的信号线上就会感应出相关的信号。 易产生串扰的信号： n 异步信号 n 时钟信号 串扰解决方法： 信号线距离地线越近，线间距越大，产生的串扰信号就越 小。因此解决串扰的方法是移开发生串扰的信号或屏蔽被严重 干扰的信号（包地）。 串扰 22 高速PCB设计原理和技术 延时和时序错误 PCB 板上的走线每单位英寸的延时为 0.167ns； 如果过孔多，器件管脚多，网线上设置的约束多，延时将增大； 过大的延时会导致时序错误； 23 同步切换噪声的后果： n 同步切换噪声引起地平面的波动，造成芯片地和系统地的不一 致，形成了地弹（Ground Bounce）。 n 同步切换噪声引起电源平面的波动，造成了片电源和系统电 源 的不一致，形成了电源反弹（Power Bounce）。 影响同步切换换噪声的因素： SSN的强度也取决于集成电路的I/O特性、PCB板电源层和地平面 层的阻抗，以及高速器件在PCB板上的布局和布线方式。负载电 容的 增大、负载电 阻的减小、封装电感的增大和开关器件数目的增加，均 会导致地弹和电源反弹的增大。 同步切换换噪声（Simultaneous Switch Noise，SSN）： SSN是指当PCB板上众多数字信号同步进行切换时 （如CPU的 数据总线 、地址总线 等）产生的瞬间变 化电流（ ），在有电感 回路上引起交流压降而产生的噪声，亦称 噪声。 高速PCB设计原理和技术 同步切换噪声（SSN）、地弹和电源反弹 24 高速PCB设计原理和技术 EMI所产生的问题包括过量的电磁辐射及对电磁辐射的敏感性两个方面 电磁辐射的表现： 当数字系统加电运行时，会向周围环境辐射电磁波，从而干扰周围 环境中电子设备的正常工作。 电磁辐射产生的主要原因： n电路频率太高； n布局布线不合理，包括特性阻抗控制、线宽控制； 电磁辐射 25 l信号完整性分析 l信号完整性解决方法 高速PCB设计原理和技术 26 高速PCB设计原理和技术 常见见信号完整性问题问题 及解决方法 问题问题 描述可能原因解决方法其他解决方法 过大的上冲终端阻抗不匹配终端端接 使用上升时间缓 慢的驱 动源 直流电压电 平不好线上负载过 大 以交流负载替换直流 负载 在接收端端接，重新布 线或检查地平面 过大的串扰线间耦合过大 使用上升时间缓 慢的 发送驱动器 使用能提供更大驱动电 流的驱动源 延时太大传输线 距离太长替换或重新布线 使用阻抗匹配的驱动源 ，变更布线策略 振荡阻抗不匹配在发送端串接阻尼电阻 存在地弹和电源反 弹 电感导致阻抗过 大 合理使用耦合电容敷铜 27 基本概念 信号完整性分析及解决方法 电源完整性分析及解决方法 传输线理论及特征阻抗控制 反射理论及端接技术 PCB的叠层结构设计 电磁兼容设计 PCB设计仿真 高速电路设计经验分享 高速PCB设计原理和技术 交流内容： 28 l电源完整性分析 l电源完整性解决方法 高速PCB设计原理和技术 29 电电源完整性（Power Integrity，PI）： PI是指系统运行过程中电源波动的情况。PI设计将取代信号SI设 计成为高速PCB设计新的难点和重点 造成电电源波动动的主要方面： n在器件高速开关状态下，瞬态的交变电 流 过大； n电流回路上存在电感和电容，尤其是电感； 高速PCB设计原理和技术 电源完整性的三种表现形式： n非理想地平面存在阻抗所表现出来的同步开关噪声和地弹； n非理想电源阻抗产生的影响； n地平面和电源平面的边缘效应。 30 高速PCB设计原理和技术 对于一个实际的地平面，由于地引线和地平面存在电感，在开关电流的作用 下，造成了一定的电压波动，器件的参考地不再保持零点平，这样，信号在驱 动端和接收端都会产生异常： n 对于接收端，在要发送的低电平上会出现相位与地面噪声相反的噪声波形；而对 存储性器件，可能因电源和地噪声地影响造成数据意外翻转。 非理想地平面对信号的影响 n 对于驱动端，在要发送的低电平上会出现相位与地面噪声相同的噪声波形；而要发 送的开关信号波形的下降沿变缓。 31 非理想电源平面的等效网络： 对于一个实际的电源平面，可以将其看成是由很多电感和电容构成的网络 ，在一定频率下，这些电容和电感会发生谐振效应，从而影响电源层的阻抗，使 信号的波形产生畸变； 高速PCB设计原理和技术 非理想电源平面对信号的影响 频率对电源阻抗的影响： 随着频率的增加，电源阻抗会随之明显增加； 电源和地的间距对电源阻抗的影响 电源和地的间距愈大，电源阻抗也明显增加。 32 高速PCB设计原理和技术 边缘效应： 地平面和电源平面之间的边缘效应就是指边缘反射和辐射现象，可 列入EMI讨论范畴。 减小边缘反射和辐射措施： n 通常采用添加去耦电容的方法抑制电源平面上的高频噪声，从 而减轻边缘的电磁辐射； n 在PCB设计时，尽量让信号走线远离敷铜区边缘，以免电源平 面和地平面受太大的干扰； n 20H原则； 地平面和电源平面的边缘效应 33 l电源完整性分析 l电源完整性解决方法 高速PCB设计原理和技术 34 对于正常电源电压为 5V、允许的电压 噪声为5%、最大瞬间电 流为1A的PCB设计 ， 其最大电源阻抗 高速PCB设计原理和技术 大部分数字电路器件对电 源波动范围要求是正常电压 5%。电源之所以波动，就是因 为实际 的电源平面总是存在阻抗，这样 在通过瞬间电 流的时候，就会产生一定的电压 降 和电压摆动。 减小电源阻抗措施： 为了降低电源的电阻和电感，减小电源阻抗，在设计 中可采取的措施有： n用较厚、较粗的电源线，并尽可能减少导线长 度； n降低接触电阻； n减少电源内阻； n电源尽量靠近GND n合理使用去藕电容； n大面积敷铜； 电源阻抗设计 电源阻抗计算方法： 为了保证每个器件始终都能得到正常的电源供给，应尽可能降低其阻抗，最大电源阻抗 35 高速PCB设计原理和技术 同步噪声来源： 同步切换噪声绝大部分来源于芯片的封装，以及接插件和连接器。 同步噪声表现： 同步切换噪声并不完全是电源问题，但对电源完整性产生的影响最主要表现为地弹 和电源反弹。 同步噪声分类： n芯片内部（on-chip）开关噪声； 该噪声只流经芯片的电源和地的封装电感 n芯片外部（off-chip）开关噪声； 该噪声只流经芯片的信号线和地的封装电感 芯片内部开关噪声对电源的影响： 由于芯片内部（on-chip）噪声，使得在瞬间开关时，加载在芯片上的电源电压会下 降，从而造成器件的驱动能力下降，电路速度减慢，发生电源反弹。 芯片外部开关噪声对电源的影响： n当开关状态由1到0跳变时，芯片的地并不是理想的零点位，导致地弹； n当开关状态由0到1跳变时，封装电感会给电源造成一定压降，导致电源反弹； 同步切换噪声控制 36 高速PCB设计原理和技术 按照所起的作用划分： n旁路电容：为交流信号提供低阻抗回路； n去藕电容：增加电源和地的交流耦合、减少交流信号对电源影响； n滤波电容：用于滤波电路，起到滤波作用； n对于直流电压，可利用电容充放电起到电池作用。 按照介质不同划分： 在高速数字电路PCB中广泛使用陶瓷电容，按照介质不同，陶瓷电容可 以分为如下三种： nZ5U(2E6)：电气性能较差，适用于对稳定性和可靠性要求不高的场合 。 nX7R(2X1)：电气性能较稳定，适用于稳定性和可靠性要求中低类场合 。 nNPO(C0G)：电气性能最稳定，适用于稳定性和可靠性要求很高的高 频场合。 电容的分类 37 高速PCB设计原理和技术 降低芯片内部（on-chip）噪声的措施： n使用单独的电源层，并让电源层和地平面尽量接近，以降低系统 供电电源的电感； n增加电源和地的引脚数目，减短引线长度，尽可能采用大面积敷 铜，以降低芯片封装中的电源和地管脚的电感； n让电源和地的引脚成对出现，并尽量靠近，以增加电源和地的互 相耦合电感，从而减小回路总电感； n给系统电源增加旁路电容，从而给高频的瞬变交流信号提供低电 感的旁路，但变化较缓慢的信号仍走系统电源回路； 降低芯片外部（off-chip）噪声的措施： n让电源和地的引脚成对出现，并尽量靠近，以增加电源和地的互 相耦合电感，从而减小回路总电感； n对系统电源使用旁路电容不会影响地弹噪声的大小； 同步切换噪声控制 38 高速PCB设计原理和技术 电电容的等效模型： 除电容量C之外，一个实际电容还包含寄生的串联电 阻Rs、串联电 感 Ls、泄漏电阻（绝缘电 阻）Rp、介质吸收电容Cda、介质吸收电阻Rda 等。 电电容的相关参数： 根据简化的实际 模型，电容可看成是一个串联谐 振电路，其等效 阻抗、串联谐 振频率和品质因数Q为 电容的频率特性 39 电容的选择原则： l由于电容在谐振点附近的阻抗最低，所以在设计时 尽量选用 和实 际工作频率相近的电容； l如果工作频率变化范围较宽，则可以同时并联使用一些 较小的大电 容和 较大的小电容； 电容的频率特性 n在低于谐振频率 工作时，电容表现为电 容性器件； n在高于谐振频率 工作时，电容表现为电感性器件； n在串联谐振频率时，等效阻抗取得最小值，此时，电容的容抗和感 抗正好抵消，表现为阻抗大小恰好等于寄生串联电阻Rs， 高速PCB设计原理和技术 电容的频率特性 40 电容并联的频率特性 n当n个相同容值的电容并联使用时，等效电容C变为nC，等效电容Ls变 为Ls/n，等效电阻Rs变为Rs/n，但谐振频率 不变。 n当n个不同容值的电容并联使用时，因为每个电容的谐振频率不同，当 工作频率处于最低谐振频率和最高谐振频率之间时，一些电容表现为容 性，另外一些表现为感性，形成了一个LC并联谐振电路。当处于谐振状 态时，电容和电感之间进行周期性的能量交换，以至流经电源层的电流 非常小，电源层表现为高阻抗状态，形成反谐振形现象，并且电容Q值 越大，反谐振的振幅就越大。 高速PCB设计原理和技术 电容的频率特性 41 高速PCB设计原理和技术 有效削弱反谐振程度应采取的措施： n采用Q值较小的电容，即采用寄生电阻Rs较大的电容； n减小不同电容之间谐振频率的相对差值，即各个电容之间的容 差不要过大，使得谐振幅值被限制在允许最大电源阻抗之内； n尽可能选取Ls较小的电容，以减少电容的使用数量； 电容的频率特性 42 高速PCB设计原理和技术 高速PCB布线对电 容处理要求： n降低电感 高速PCB布线对电容处理措施： n减小电容引线/引脚的长度； n使用宽的连线 ； n电容尽量靠近器件，并直接和电源管脚相连； n使用表贴型电容，降低电容的高度； n电容之间不要共用过孔，可以考虑打多个过孔接电源/地 ； n电容的过孔要尽量靠近焊盘 ； 旁路电容布线方式与其布线电 感大小的关系 旁路电容在PCB中的布线方式 43 高速PCB设计原理和技术 传统的和基于SI/PI/EMI的PCB设计方法 44 基本概念 信号完整性分析及解决方法 电源完整性分析及解决方法 传输线理论及特征阻抗控制 反射理论及端接技术 PCB的叠层结构设计 电磁兼容设计 PCB设计仿真 高速电路设计经验分享 高速PCB设计原理和技术 交流内容： 45 l传输线理论 l传输线特征阻抗控制 高速PCB设计原理和技术 46 传输线传输线 定义义： 传输线 由两条具有一定长度的导线组 成，一条用来发送信号， 是信号路径，另一条用来接收信号，是返回路径。在一个多层板中， 每一条线路都是传输线的组成部分，邻近的参考平面可作为第二条线 路或回路。 传输线性能评价标准： n 一条线路成为“性能良好”传输线的关键是使它的特性阻抗在整 个线路中保持恒定。 n线路板成为“可控阻抗板”的关键是使所有线路的特性阻抗满足 一个规定值（通常在25欧姆和70欧姆之间）。 高速PCB设计原理和技术 传输线 47 传输线的确定： nIPC-2141在3.4.4节中提到：“当信号在导线中传输时，若导线的长度接近信号 波长的1/7，则此时的导线变成为传输线”（亦有文献认为此经验值为1/10） n在数字电路中，即使元器件的工作频率不高，但是从“0”到“1”的上升时间Tr却是 很短的，因而也会产生短暂的高频谐波，可以下面的公式来估算谐波中的最高频 率 n如果导线传输延时大于1/2倍的数字信号驱动端上升时间，则认为此类信号是高 速信号并产生传输线效应 高速PCB设计原理和技术 传输线 信号上升时间的典型值可通过器件手册给出；信号的传播时间在PCB设计中由实际布线长度决定 48 高速PCB设计原理和技术 传输线确定举例： n对于1GHz频率的信号,其波长 =0.3m，当其在PCB板上传输 时，长度超过43mm（约1.7inches）的传送该信号的导线就变成 了传输线 n某一元器件的Tr=2ns, 则所含的谐波最高频率 = 175MHz， 在这个频率下，当PCB上的导线长度大于24.5cm时，就应该按照 传输线进行处理 对于传输线需要考虑的问题： n如果PCB板上的走线被确定为传输线，就要考虑其与接收端之 间的阻抗匹配问题。 n如果传输线和接收端的阻抗不匹配，那么就会引起信号在接收 端产生反射，这个反射信号将被返传回信号发射端并再次被反射 回来。随着能量的减弱，反射信号的幅度将减小，直到信号的电 压和电流达到稳定。这种效应被称为振荡，振荡现象在信号的上 升沿和下降沿经常可以看到。 传输线 49 特征阻抗定义： 在PCB业界内所说的阻抗控制，实质上是指特性阻抗控制（Characteristic Impedance Control）。特性阻抗 是在高频情况下，方波信号或脉冲信号在能 量传输过 程中所受到的阻力。 特征阻抗大小： PCB上传输信号的铜导线 可以等效为一个等效电阻R、一个杂散分布电感L 和并联电容C组合而成的传导线 路。在高频条件下，等效电阻大小约0.25-0.55 ohms/foot，可以被忽略，因此，高频时的特性阻抗 交流阻抗： 交流阻抗 是导体传导交流电流时所受到的阻力，它与电阻、感抗和容抗的 关系是： 高速PCB设计原理和技术 传输线传输线 名称 特性阻抗范 围围 PCB信号线 10120 导波管(Wave Guide) 25100 TV双股天线 100300 同轴电缆 50100 传输线传输线 特征阻抗 50 高速PCB设计原理和技术 PCB的传输线结传输线结 构： PCB的传输线是由信号线、介质层、参考层三者组成。 PCB的传输线结构类型： PCB设计规 范IPC-D-317A定义了六种传输线 ：Microstrip、Embedded Microstrip、Stripline、Dual Stripline、Wire Stripline、Wire Over Ground 常用的四种传输线传输线 及其结结构模型： n表面微带线 （Surface Microstrip） n嵌入式微带线 （Embedded Microstrip） n带状线（Stripline） n双带线 （Dual-Stripline） 传输线类传输线类 型 51 对于差分信号，表面微带线的特性阻抗 的修正公式为 1）表面微带线（Surface Microstrip）的特性阻抗 2）嵌入式微带线（Embedded Microstrip）的特性阻抗 3）带状线（Stripline）的特性阻抗 4）双带线（Dual-Stripline）的特征阻抗 高速PCB设计原理和技术 传输线传输线 特征阻抗的计计算 ：PCB板基材介质常数； W：PCB传输导线宽 度； T：PCB传输导线 厚度； H：PCB板介质层厚度； 建议采用Polar阻抗计算软件对传输线 的 进行估算 52 高速PCB设计原理和技术 传输线传输线 特征阻抗的计计算 53 在PCB加工工艺上应该注意的问题： n由于水的介电常数 约为 空气的75倍（空气的 =1），故完工的 多层板要尽量避免吸水，免得出现 较大的下降和不稳定的现象。 n由于绿油漆的介电常数 约为空气的4.0倍左右（空气的 =1）， 故上绿油之后的铜微带线的 将降低13。 n介质常数 越小，特性阻抗 就越高，信号在介质材料中的传输 速度也就越增加，故必须选 用低介质常数的材料。 n基板材料的介质常数是基板材料的各种介质材料的综合体现。FR- 4基板材料是由环氧树脂和E玻璃纤维 布增强材料组成的，其介质常 数一般都较大，但成本较低。 介质质常数 对特性阻抗 的影响 高速PCB设计原理和技术 传输线特性阻抗控制 54 n特性阻抗 与介质厚度H的自然对数成正比，介质越厚，特性阻抗 越大。 在相同介质厚度和材料条件下，微带线结构设计比带状线结构设计具有更高的 特性阻抗，因此，建议采用微带线实现对高频模拟信号和高速数字信号的传输 ，保证信号的传输速度。 高速PCB设计原理和技术 介质质厚度H对对特性阻抗 的影响 传输线特性阻抗控制 n但在PCB走线密度较高的情况下，增加介质厚度将会引起电磁干扰和串扰 的增加，解决这种问题的方法就是降低介质常数，从而减小寄生电容，增大 特征阻抗。 n在PCB生产中，为了保证良好的绝缘性，降低介质常数，相邻电路层之间需 放置两张以上的半固化片，且在层压过程中，要保证层压厚度的一致性，使同 一块PCB的特性阻抗相同。 在PCB加工工艺上应该注意的问题： 55 高速PCB设计原理和技术 传输线特性阻抗控制 铜铜箔厚度T对对特性阻抗 的影响 n铜箔厚度 T越大，其特性阻抗值 就越小，但其变化范围较小，因 此在一般情况下，不采用改变铜箔厚度的方法来改变特性阻抗大小。 n目前，PCB的铜箔厚度基本上有0.50Z、10Z、1.50Z、20Z等，对 于一般的信号线，采用0.5Z或10Z，而对于电流较大的电源板可以采 用20Z，以便达到使用较小线宽承载较大电流目的。 在PCB加工工艺上应该注意的问题： 56 高速PCB设计原理和技术 传输线特性阻抗控制 导线宽度W对对特性阻抗 的影响 n导线宽度W越小，特性阻抗 越大，且导线的宽度变化较其厚度的 变化对 的影响更明显，因此，通过控制导线的线宽是控制PCB特性 阻抗值和变化范围的最根本途径 。 n由于PCB蚀刻过程中的侧蚀现象，导线宽度会发生变化，从而会对 特性阻抗产生影响。要满足阻抗匹配的要求，在PCB设计过程中，需 要根据PCB生产厂的侧蚀量大小，对线宽进行控制。 在PCB加工工艺上应该注意的问题： 57 基本概念 信号完整性分析及解决方法 电源完整性分析及解决方法 传输线理论及特征阻抗控制 反射理论及端接技术 PCB的叠层结构设计 电磁兼容设计 PCB设计仿真 高速电路设计经验分享 高速PCB设计原理和技术 交流内容： 58 l信号反射理论 l端接技术 高速PCB设计原理和技术 59 高速PCB设计原理和技术 与信号反射有关的主要参数 信号反射原理 n传输线 特性阻抗 n传输线的长度 n数字信号驱动源内阻 n负载阻抗 n在负载端阻抗与传输线阻抗不匹配的条件下，会有一部分信号从负载端（B 点）反射回源端（A点），反射电压信号的幅值由负载反射系数 决定 负载反射系数 60 高速PCB设计原理和技术 信号反射原理 负载反射系数 分析 n当 = = 时， ，传输线的阻抗是连续的，此时不发生任 何反射，能量的一半消耗在源内阻上，能量的另一半消耗在负载电阻 上。负载完全吸收到达的能量，没有任何信号反射回源端，传输线无 直流损耗，这种情况为临界阻尼，但从设计的角度来看，这种临界状 态很难实现。 n当 时， ，处于欠阻尼状态，反射波极性为正，没有被负 载端吸收的多余的能量被反射回源端，形成信号反射现象。 61 高速PCB设计原理和技术 信号反射原理 负载反射系数 分析 n当 时， ，处于过阻尼状态，反射波极性为负，负载端试图 消耗比当前源端提供的能量更多的能量，故通过反射来通知源端输送 更多的能量，形成反射； n但轻微的过阻尼不会造成能量反射回源端，故从设计的角度讲，最 可靠的是增加传输线特性阻抗，采用轻微的过阻尼来达到抑制信号反 射的目的。 62 源反射系数 及其分析 高速PCB设计原理和技术 信号反射原理 n当从负载端反射回的电压到达源端时，又将再次反射回负载端， 形成二次反射波，此时发射电压的幅值由源反射系数 决定 ； n若 =0，则反射消除。 63 造成信号反射的原因 高速PCB设计原理和技术 信号反射原理 n源端和负载端的阻抗不匹配 n不正确的布线的几何形状、布线的走向和过孔 n不正确的线端接 n信号经过连接器的传输 n电源平面的不连续 64 l信号反射理论 l端接（终端匹配）技术 高速PCB设计原理和技术 65 传输线的两种端接技术 高速PCB设计原理和技术 端接（终端匹配）技术 n并行端接：是使负载阻抗与传输线阻抗进行匹配，使得 =0，在 负载端消除反射信号，从而减少噪声、电磁干扰（EMI）以及射频干 扰（RFI）； n串联端接：是使源阻抗与传输线阻抗进行匹配，使得 和 （负载端不加任何匹配），在源端消除由负载端反射回来的二次反射 信号； 66 高速PCB设计原理和技术 端接（终端匹配）技术 n简单并行端接 n戴维宁并行端接 n主动并行端接 n并行AC端接 n二极管并行端接； 并行端接的五种连接方式： LVDS（低压差分信号）器件对终端匹配要求更加严格，它 不仅要满足单线阻抗匹配，还要满足差分阻抗匹配。 对LVDS器件匹配的要求： 67 高速PCB设计原理和技术 端接（终端匹配）技术 简单并行端接： 该种端接方式是简单地在负载端加入一个下拉电阻 来实现终端匹配。 采用简单并行端接的条件： 驱动端（源端）必须能够提供输出高电平时的驱动电流，以保 证负载端高电平电压满足门限电压要求 简单并行端接的特点： 在驱动端输出为TTL高电平、端接负载为50条件下，要保 证负载端为TTL高电平时，这种并行端接电路要消耗48mA电流 。 68 高速PCB设计原理和技术 端接（终端匹配）技术 戴维宁并行端接 ： 戴维宁端接即分压器型端接，它采用上拉电阻 和下拉电阻 构成的端接电阻实现终端匹配，并使 戴维宁并行端接的特点： n降低对源端器件的驱动能力要求； n端接电阻始终吸收电源电流，直流功耗较大； 69 高速PCB设计原理和技术 端接（终端匹配）技术 主动并行端接 ： 该种端接方式是通过端接电阻 ，将负载端信号拉至 偏移电压 主动并行端接的特点： 需要一个具有吸、灌电流能力的独立电压源，以保证输出电压 的跳变速度要求； n如偏移电压为正电压，则输入为逻辑低电平时有直流功率损耗； n如偏移电压为负电压，则输入为逻辑高电平时有直流功率损耗； 70 高速PCB设计原理和技术 端接（终端匹配）技术 并行AC端接 ： 该种端接方式是采用串联RC网络作为端接阻抗，其中， ， ，推荐使用 的多层陶瓷电容 并行AC端接的特点： n无直流功耗； n有时也会使用电容方式的端接，但信号沿会减缓 71 高速PCB设计原理和技术 端接（终端匹配）技术 二极管并行端接 ： 该种端接方式是用肖特基二极管或快速开关硅管进行传输线端 接。肖特基二极管的正向电压降 （电压范围为0.65V0.75V）将 输入信号钳位到 和 之间，从而减小了信号的过冲 和下冲。在某些应用中也可以使用一个二极管。 二极管并行端接的条件： 二极管的开关速度必须至少比信号上升时间快4倍以上。 72 高速PCB设计原理和技术 端接（终端匹配）技术 串行端接 ： 该种端接方式是通过在尽量靠近源端的位置串行插入一个电阻 （阻值范围 1075）来匹配信号源的阻抗，且 ，使得达到轻微过阻尼，抑制 二次反射。 串行端接的优点： n每条传输线只需要一个端接电阻，不需要与电源连接，功耗小； n当驱动高容性负载时可提供限流作用，减小地弹噪声； 串行端接的缺点： n增加RC时间常数，减缓负载端信号的上升时间，因而不适合高频信号通路； n当信号逻辑转换时，由于 的分压作用，在源端会出现半波幅度信号，这 种信号在源端与终端之间传递，持续时间为2TD（TD为信号从源端到终端之间 的传输延迟），因而在此期间，该传输线不能用来传输其他信号，以免除出现 不正确的逻辑态； 73 高速PCB设计原理和技术 端接（终端匹配）技术 多负载的端接 ： 在单一驱动源驱动多个负载时，需要根据负载情况及电路的布 线拓扑结构来确定端接方式和端接数量： n多个负载之间距离较近时的端接方式 n多个负载之间距离较远时的端接方式 74 高速PCB设计原理和技术 端接（终端匹配）技术 不同器件的端接策略 ： 1）对于CMOS工艺的驱动源，由于其输出阻抗较稳定且接近传输线的阻抗 ，故建议对其采用串行端接方式。 2）对于TTL工艺的驱动源，由于在输出逻辑高电平和低电平时，其输出阻 抗不同，故建议对其采用戴维宁端接方式。 3）对于ECL工艺的驱动源，由于其一般具有很低的输出阻抗，故建议对其 采用合适阻值的下拉端接电阻的端接方式。 75 基本概念 信号完整性分析及解决方法 电源完整性分析及解决方法 传输线理论及特征阻抗控制 反射理论及端接技术 PCB的叠层结构设计 电磁兼容设计 PCB设计仿真 高速电路设计经验分享 高速PCB设计原理和技术 交流内容： 76 高速PCB设计原理和技术 PCB的叠层结构设计 PCB叠层设计的一般原则 ： PCB的叠层结构设计是进行信号完整性的分析的基础，建议采用 多层设计，设计的一般原则如下： n元件面的下层为地平面，以便为提供器件屏蔽层和为顶层布线 提供参考平面； n所有信号层尽可能与地平面相邻； n尽量避免两信号层直接相邻； n主电源尽量与对应地相邻； n兼顾层压结构对称； n无相邻平面布线层； n关键信号与地平面相邻，不跨分割区； 77 高速PCB设计原理和技术 PCB的叠层结构设计 HyperLynx等仿真软件进行叠层的阻抗分析 ： 在进行叠层设计过程中，需要用HyperLynx等仿真软件叠层编译器对 PCB进行叠层设计、修改和阻抗分析，实现对信号反射和信号完整性的控制 。 78 高速PCB设计原理和技术 PCB的叠层结构设计 四层板叠层设计方案 ： l方案1：信号层1应走线较多，且包含关键信号，因而将其 直接与参考面的地层相邻。从GND层到Power层的阻抗控制 芯板不宜过厚，以降低电源以及地平面的分布阻抗，保证电 源平面的去藕效果。 l方案2，整板无电源平面，只有GND和PGND各占一个平面 ，适用于多数器件为插件，且走线简单的PCB设计。 （a）方案1 （b）方案2 79 高速PCB设计原理和技术 PCB的叠层结构设计 六层板叠层设计方案 ： （a）方案1 （b）方案2 （c）方案3 l方案1的优点： 各信号层均有完整的参考层，而且没有信号层相邻，避免了信号之间的串扰，信号层2为最优布线层； 电源和地层相邻，电源阻抗减小； l方案1的缺点： 布线层只有三层，对于布线量较大的设计，只能选择其他方案或增加板层； 叠层不对称； l方案2的优点：可使布线层数达到4层，其中，优选布线层为S1和S2。 l方案2的缺点：地电源平面不相邻，增加了电源阻抗。 l方案3的优点： 电源和地层相邻，减少电源阻抗； 可布线层数达到4层； l方案3的缺点： S1 、S2、S3 、S4全部裸露在外，只有S2 才有较好的参考平面； S1 和S2、S3和S4 信号容易串扰； 80 高速PCB设计原理和技术 PCB的叠层结构设计 八层板叠层设计方案 ： （a）方案1 （b）方案2 方案1是最佳选择方案，可以做到很好的阻抗控制。 方案2的S1和S2为优先布线层，Power1应为主电源。 八层板叠层设计方案很多，推荐使用设计方案1和2： 81 高速PCB设计原理和技术 PCB的叠层结构设计 十层板叠层设计方案 ： （a）方案1 （b）方案2 方案1是最佳选择方案，可以做到很好的阻抗控制 方案2适合接插件较多的高速背板设计 十层板叠层设计方案很多，推荐使用设计方案1和2： 82 基本概念 信号完整性分析及解决方法 电源完整性分析及解决方法 传输线理论及特征阻抗控制 反射理论及端接技术 PCB的叠层结构设计 电磁兼容设计 PCB设计仿真 高速电路设计经验分享 高速PCB设计原理和技术 交流内容： 83 高速PCB设计原理和技术 电磁兼容设计 滤波 屏蔽 接地 搭接 84 高速PCB设计原理和技术 电磁兼容设计 滤波 ： 用于EMI控制的滤波方法： l去藕电容： 在电源接入电路板处，放置若干个 到 的去藕电容，用以滤除低 频噪声； 在电路板上每个有源器件的电源管脚处，放置若干个 到 的去藕 电容，用以滤除高频噪声，所选定的电容应具有较小的寄生电感； lEMI滤波器： 是电容和电感的组合； 滤除输入/输出到电源线上的高频噪声； l磁性元件：铁氧体磁珠，应用于高频抑制。 85 高速PCB设计原理和技术 电磁兼容设计 屏蔽 ： n屏蔽就是通过使用金属材料或磁性材料把需要屏蔽的区域包围起来， 隔断屏蔽体内外的电磁场和电磁波，切断电磁骚扰的传播路径。 n屏蔽作用的评定指标： 用屏蔽效能SE（单位dB）评价屏蔽作用，屏蔽效能SE为 n电磁屏蔽方法： 采用厚度约为0.20.8mm的铜、铁、铝、镀锌板金属材料机箱； 采用含有高导电率金属粉的导电塑料，或在表面喷涂导电箔膜的工程塑 料； 采用导电衬垫、金属丝网、截止波导管、截止波导通风板、导电玻璃视 窗等材料密封机箱孔缝，防止电磁波严重泄漏；其中用于电磁密封的导 电衬垫种类有：金属丝网衬垫、导电橡胶、指行簧片、螺旋管衬垫、导 电布等。 86 高速PCB设计原理和技术 电磁兼容设计 接地 ： 地为电路或系统的零点位参考点，它可以是产品的金属外壳或 接地平面。实际的地线既有电阻又有电抗，当有电流通过时，地线 上会产生压降。 接地目的： n使整个电路系统中的所有单元电路都有一个公共的参考零点位 ，保证电路系统能稳定地工作； n防止外界电磁场的干扰，起到静电泄放和电磁屏蔽的效果； n保证人身和设备安全。当雷击产生电磁感应时，可避免电子设 备损坏；当交流输入电源直接与机壳相通时，可避免人员触电 事故发生。 87 高速PCB设计原理和技术 电磁兼容设计 接地类型 ： n悬浮地：容易产生静电积累和静电放电，很少采用。 n单点接地：要求每个电路只接地一次，并且接在同一个点，因此没有地回路存 在，也就没有干扰问题； n多点接地：每条接地线很短（高频时，其长度为信号波长的1/20），且多根导 线并联降低了导线总电阻，故多点接地可提供较低的接地阻抗，设备内电路都 以机壳为参考点，而各个设备的机壳又都以地为参考点。 n混合接地：既满足系统内电源需要单点接地，又满足射频信号需要多点接地的 要求。对于直流，电路是单点接地；对于射频，电路是多点接地。 88 高速PCB设计原理和技术 电磁兼容设计 搭接 ： 搭接是指电子设备中各个金属部件之间低阻抗连接。 搭接的形式： 电缆屏蔽层与机箱之间的搭接； 屏蔽体上不