使用XST综合设计.docVIP

使用XST综合设计1 实验目的 使用ISE5.2内嵌的综合工具XST进行综合设计，并且从不同的角度了解综合后的电路结构。2 实验原理 1.XST的概述 XST(Xilinx Synthesis Technology)是Xilinx ISE内嵌的综合工具。虽然XST与Synplify Pro等业界流行的综合工具相比特点并不突出，功能也不全面，但是Xilinx对自己的FPGA/CPLD内部的结构最为了解，所以XST对Xilinx器件的支持也最为直接，更重要的是XST内嵌在ISE中，安装ISE后可以直接使用，不需要另外付费。 SE中XST设计流程的综合阶段约束文件与实现阶段约束文件的概念并不分明，综合阶段的约束条件常常通过实现阶段的约束文件来完成。 XST的综合约束文件是XCF（XST Constrain File），而在布局布线阶段，最重要的约束文件是用户约束文件UCF（User Constraint File），两者有着千丝万缕的关系，UCF几乎支持XCF的所有约束语言与命令。通常在使用XST综合流程时，仅仅通过综合属性设置来设置全局性的综合策略与参数，细化的约束是通过实现阶段的约束文件UCF完成的。 ST是内嵌在ISE中的，使用起来也非常方便。XST综合是自动完成的，但是用户可以对其相关的参数进行设置。参数设置的目的是使XST根据设计者的需要完成综合过程，以便达到设计要求。2.XST综合属性（1）综合目标（Optimization Goal） 综合目标设置可以确定综合时的全局优化目标是面积（Area）还是速度（Speed）。由于大多数情况下，系统运行的速度是相当重要的，所以在缺省（默认）状态下，此属性的值为速度（Speed）。(2）综合难度（Optimization Effort） 综合难度用来指定XST的综合工作的程度，有两个值可供选择，如果对速度或者面积要求不是很高可以选择Normal，否则选择High。这里有一个问题需要注意，设计者不要寄希望于XST的综合效果，并不是选择High就一定得到好的综合结果，真正重要的是设计者要保证设计的质量。 （3）综合约束文件（Synthesis Constraint File） Synthesis Constraint File用于指定综合约束文件的所在路径。 （4）使用综合约束文件（Use Synthesis Constraint File） 如果设计中有综合约束文件，那么在指定综合约束文件的所在路径后在此参数后打上勾，使XST在综合时受到综合约束文件的约束。 （5）全局优化目标（Global Optimization Goal） 全局优化目标参数仅对FPGA有效，它用于一些时钟优化策略，包括的优化属性有： 所有时钟节点约束（ALLCLOCKNETS） 输入偏移约束（OFFSET_IN_BEFORE） 输出偏移约束（OFFSET_OUT_AFTER） 网线最大延迟约束（MAXIMUM_DELAY） 输入到输出约束（INPAD_TO_OUTPAD）（6）生成寄存器传输级原理图（Generate RTL Schematic） XST可以将综合结果生成RTL视图。通过RTL视图可以分析设计和修改设计。选择YES或NO确定是否需要生成RTL视图。 （7）写时序约束条件（Write Timing Constrains） Write Timing Constrains参数仅对FPGA有效，用以指定在HDL源代码或是XST约束文件中指定的时序约束关系是否对Xilinx的NGC网表有效。 3. HDL代码参数设置 HDL代码参数设置与XST的编译有关，也就是说告诉编译工具如何理解HDL代码。HDL代码参数选项对话框如右图所示。 4. Xilinx专用参数选项Xilinx专用参数选项对话框中包含了一些Xilinx专有的结构中可以设置的属性。Xilinx 专用参数选项对话框如右图所示。3 实验内容根据实验的要求在XST的实验结果如图所示试验用程序如下四实验结果3. 查看RTL视图首先选中要查看RTL视图的文件My_cou，然后在Process For Current Sources中Synthesize图标的子菜单中单击View RTL