网络处理器SDRAM控制器数据传输优化验证硕士论文.doc

网络处理器中多核共享SDRAM控制器的研究与设计微电子学与固体电子学， 2011， 硕士【摘要】 随着计算机体系结构、电路设计技术和集成电路制造工艺的发展,处理器的性能飞速增长,为了使系统的整体性能达到最佳,必须设计合理高效的存储系统。其中SDRAM存储器时序要求复杂,必须严格设计SDRAM控制器,否则微小的错误即可导致数据存取出错。本文研究了网络处理器中多核共享SDRAM控制器的设计与实现。在多核多线程网络处理器中,SDRAM控制器不仅要支持基本功能如初始化、读、写、刷新、预充电等,还需要存储和仲裁多个模块的访问请求,支持多线程的访问。固定优先级、时分复用法和动态仲裁相结合的仲裁算法有效地解决多个模块共享SDRAM存储器访问请求的公平响应问题。本文详细研究分析了SDRAM控制器与核心处理器、数据转发引擎及快速总线接口FBI模块的数据传输机制,确保SDRAM存储器与其他模块能够正确地进行数据传输。通过采用open page优化和奇偶bank interleaving策略,减少预充电和行列选通的延时,提高数据传输效率。Open page优化能将访存延迟减少10%左右,奇偶bank interleaving的优化效果更为明显,可高达48%。SDRAM控制器包含指令寄存与仲裁、译码、SD.更多还原【Abstract】 With the development of computer architecture, circuit design and IC manufacture technology, the performance of CPU grows rapidly. Memory is one of the crucial devices in the digital system. It is important to design an effective memory system for the best capability of system. While its time sequence and access mechanisms are very complex, it is necessary to design an excellent SDRAM controller to improve the efficiency of accessing.The technologies of multi-core shared SDRAM controller of netw.更多还原 【关键词】 网络处理器； SDRAM； 控制器； 数据传输； 优化； 验证； 【Key words】 network processor； SDRAM controller； data transfer verification； optimization； 摘要 5-6 Abstract 6 第一章 绪论 9-14 1.1 网络处理器概述 9-12 1.1.1 网络处理器的性能提升 9-10 1.1.2 网络处理器对存储系统的要求 10-11 1.1.3 网络处理器与储存器之间性能的差距 11-12 1.2 课题背景来源及其意义 12 1.3 论文的章节安排 12-14 第二章 SDRAM 控制器的结构与实现 14-45 2.1 网络处理器的结构 14-20 2.1.1 网络处理器的总体结构 14-18 2.1.2 网络处理器的存储系统 18-20 2.2 SDR SDRAM 标准接口协议 20-25 2.2.1 SDRAM 总线 20-21 2.2.2 SDRAM 总线命令 21-25 2.3 SDRAM 读写操作时序 25-29 2.3.1 初始化过程 25-28 2.3.2 SDRAM 读写时序 28-29 2.4 SDRAM 控制器的结构 29-43 2.4.1 SDRAM 控制器的外部系统结构 29-30 2.4.2 SDRAM 控制器的内部结构 30-43 2.5 本章小结 43-45 第三章 SDRAM 控制器的数据传输 45-53 3.1 SDRAM 控制器与STRONGARM 的数据传输 45-46 3.1.1 StrongARM 写操作 45-46 3.1.2 StrongARM 读操作 46 3.2 SDRAM 控制器与PE 的数据传输 46-48 3.2.1 write 写指令 47-48 3.2.2 read 读指令 48 3.3 SDRAM 控制器与FBI 的数据传输 48-52 3.3.1 r_fifo_rd 49-50 3.3.2 t_fifo_wr 50-52 3.4 本章小结 52-53 第四章 SDRAM 控制器的优化 53-60 4.1 SDRAM 控制器的open page 优化 53-55 4.2 SDRAM 控制器的奇偶bank interleaving 优化 55-58 4.3 本章小结 58-60 第五章 SDRAM 控制器的验证 60-74 5.1 SDRAM 控制器的验证平台 60-61 5.2 SDRAM 控制器功能验证工具 61-62 5.3 SDRAM 控制器功能验证 62-69 5.3.1 SDRAM 控制器与PE 的数据传输验证 62-64 5.3.2 SDRAM 控制器与FBI 的数据传输验证 64-69 5.3.3 刷新