xxx芯片调试计划模板.doc_第1页
xxx芯片调试计划模板.doc_第2页
xxx芯片调试计划模板.doc_第3页
xxx芯片调试计划模板.doc_第4页
xxx芯片调试计划模板.doc_第5页
已阅读5页,还剩1页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

项目名称项目名称 XXX 芯片调试计划芯片调试计划 北京星河亮点通信软件有限责任公司- 1 - 项目名称项目名称 XXX 芯片调试计划芯片调试计划 文件编号文件编号 xxxx 版本版本 1.0 项目名称项目名称 XXX 芯片调试计划芯片调试计划 北京星河亮点通信软件有限责任公司- 2 - 版本记录:版本记录: 版本日期修改者修订内容 1.02010-8-24安丰军创建此文件 项目名称项目名称 XXX 芯片调试计划芯片调试计划 北京星河亮点通信软件有限责任公司- 3 - 目录目录 目录目录- 3 - 1待测芯片描述待测芯片描述.- 4 - 2测试环境测试环境 - 5 - 3测试项目测试项目 - 6 - 3.1FPGA 的下载配置调测- 6 - 3.2XXX功能测试- 6 - 项目名称项目名称 XXX 芯片调试计划芯片调试计划 北京星河亮点通信软件有限责任公司- 4 - 1待测芯片描述 简要介绍一下待测芯片的背景、使用环境、主要芯片类型、主要功能等;需要图示待 测芯片的应用环境和结构示意图。 SP5203数数字字板板 SP5161通通路路板板 SP5162时时钟钟板板 P I N 5 0 P I N 5 0 P I N 4 0 P I N 4 0 C P C I I/O Out 10M IN 10M OUT I Q 排排缆缆 排排缆缆 TX_C LK RX_ CLK 10M_CLK RF_FPGA400A PCI33 RF_FPGASX35T Rocket IO LBUS 图 1-1 射频模块原理框图 GTP 收发模块 GTP RX Data FIR滤波 器组 I Q 数据源选 择 I Q 数字上变 频 I Q I Q ADC9779A 射频发射 链路 Switch & Combiner (三种工作 模式) Log Detector OP ADC7680 内部信号 (直流/正 弦/调制) FLASH GTP 收发模块 GTP TX Data I Q FIR滤波 器组 数字下变 频 ADS62C15 I Q 射频接收 链路 400A VCO 控制数据流发射链路接收链路反馈补偿 TMP141 HEATER 时钟板 发射链路信号处理模块 接收链路信号处理模块 Local BUS 时钟、 RST控制 模块 CLK33M CLK_M RSTclk33m_in clk_m_in rst_in 小数分频 模块 FLASH 接口模块 温度监控 模块 LBUS控控制制模模块块 反馈补偿 控制模块 LBUS译码模块 时钟板控 制模块 ADC检波 控制模块 RF通路板 控制模块 数字域增 益调整 I Q 发射功率 补偿 I Q IQ平衡 I Q LO直流补 偿 I Q I Q 接收功率 补偿 I Q 模拟补偿 滤波器 I Q 图 1-2 RF_FPGASX35T 芯片应用环境示意图 项目名称项目名称 XXX 芯片调试计划芯片调试计划 北京星河亮点通信软件有限责任公司- 5 - 2测试环境 说明调试的范围,例如功能测试、性能测试、联合测试等,列表说明调试需要的软硬 件需求。 表 2-1 调试软硬件需求列表 序号设备/仪表/软件描述单位数量备注 1硬件板卡 1.1SP5203 V2.1 数字 板 自研射频模块数字板 块1 1.2SP5161 V3.2 通路 板 自研射频模块收发信机 块1 1.3SP5162 V2.5 时钟 板 自研射频模块时钟板 块1 2测试附件 2.1Xilinx 数据下载线用于 FPGA 下载和调试根1 2.240 路 1.27 间距扁平 电缆 连接数字板和时钟板 根1 2.350 路 1.27 间距扁平 电缆 连接数字板和通路板 根1 2.4MCX-MCX 连接线连接时钟板和通路板的收发本振根2 2.5 MCX_MMCX 连接线 连接时钟板和数字板的 10M 参考 时钟 根1 3设备/仪表 3.1PC用于 FPGA 下载和调试台1 3.2 万用表 数字万用表,用于测量电阻、电 压等。 台1 3.3频谱仪 E4443A用于观察被测信号台1 3.4信号源 E4438C用于提供被测信号台1 4软件 4.1Xilinx ISE10.1用于 FPGA 下载和调试台1 4.2Windriver 控制程序用于访问相关寄存器台1 项目名称项目名称 XXX 芯片调试计划芯片调试计划 北京星河亮点通信软件有限责任公司- 6 - 3测试项目 3.1FPGA 的下载配置调测 示例: 测试仪表: 无 测试连接: JTAG 下载电缆的一端插在 PC 机 USB 口上,另一端插在 SP5203 V2.1 数字板的 J1 双排插针上,注意缺口方向与 PCB 上丝印缺口方向一致; 测试步骤: 1、 电路板上电,运行 XILLINX ISE 中的 IMPACT 程序,选用 JTAG Boundary Scan Mode 进行下载; 2、 调用配置文件(rf_xc5vsx50t_top.bit 文件),调用后窗口会显示出芯片的图标, 右键点击图标,在弹出的菜单中选择 program,即可烧制芯片; 3、 烧制芯片完成后,会提示 Successful; 4、 观察电路板上芯片运行指示灯 D3 的情况。 测试指标:芯片烧制 Successful

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论