北桥功能讲解课件

Modified by: Mary_Yu 于桂明 現 任： A51 PE-Repair E mail： Mary _Yu Compal .com 版本描述： 2008/1/8 Written by: PH _ Lo,北桥功能讲解,學習目的,通过本次课程的学习,可以达到以下的目的: 掌握北桥主要功能及脚位信号的作用 了解集成显卡与非集成显卡的工作方式,课程目录,北桥基础知识 集成显卡&独立显卡的区别 北桥芯片的识别 北桥脚位介绍,北桥芯片(North Bridge) 是主板芯片组中起主导作用的最重要的组成部分,也称为主桥.北桥芯 片负责与CPU的联系并控制内存、AGP数据在北桥内部传输,提供对 CPU的类型和主频、系统的前端总线频率、内存的类型和最大容量等. 整合型芯片组的北桥芯片还集成了显示核心.,北桥基础知识,总的来说,北桥芯片主要是用来承担高数据传输速率设备的连接,现在我们所使用的晶片组通常会在北桥上看到LE82PM965或LE82GM965 的字样,它又代表什么意义呢？两者之间又有什么联系呢？ PM:显卡不集成在北桥内,属独立显卡. GM:显卡集成在北桥内.,显卡概述,独立显卡是指将显示芯片、显存及其相关电路单独做在一块电路板上, 自成一体而作为一块独立的板卡存在,它需占用主板的扩展插槽（ISA、 PCI、AGP或PCI-E）.独立显卡按接口类型分为ISA显卡、PCI显卡、 AGP显卡、PCI-E显卡等,PCI-E显卡是现在正在流行的显卡,它的接口 传输速度最快.独立显卡单独安装有显存,一般不占用系统内存,在技术 上也较集成显卡先进得多,比集成显卡能够得到更好的显示效果和性能. 容易进行显卡的硬件升级；其缺点是系统功耗有所加大,发热量也较大, 需额外花费购买显卡的资金.,独立显卡介绍,集成显卡是将显示芯片、显存及其相关电路都做在主板上,与主板融为一 体;集成显卡的显示芯片有单独的,但现在大部分都集成在主板的北桥芯片 中;一些主板集成的显卡也在主板上单独安装了显存,但其容量较小, 目前绝大部分的集成显卡均不具备单独的显存,需使用系统内存来充当显 存,其使用量由系统自动调节;集成显卡的显示效果与性能较差,不能对显卡 进行硬件升级; 其优点是系统功耗有所减少,不用花费额外的资金购买显卡.,集成显卡介绍,在主板上有很多的晶片组,那么我们如何去判定哪一颗芯片是北桥呢？ 北桥芯片就是主板上离CPU最近的芯片这主要是考虑到北桥芯片与处理器之间的通信最密切,为了提高通信性能而缩短传输距离.因为北桥芯片的数据处理量非常大,发热量也越来越大,所以现在的北桥芯片都覆盖着散热片用来加强北桥芯片的散热,有些主板的北桥芯片还会配合风扇进行散热.,北桥芯片的识别,电路中的北桥芯片,北桥的组成部分,北桥脚位功能,北桥芯片主要由多个模块组合而成,每个模块都有它所负责的部分,由于 机种配置的不同,模组的多少也有所不同. 北桥与其它装置沟通时主要通过总线来传输信号的.本节课我们主要讲解一些常用的信号功能:,PCI Express*：连接到外部的图形控制器,用来替代AGP.,PWROK I HVIN Power OK:这个信号有效时,表明北桥的核心电压已经 稳定了至少10us.,HCLKP/HCLKN I CMOS Differential Host Clock In:这些pins接收来自外部时钟发生器的host时钟,使用在host时钟领域的所有的逻辑上. GCLKP/GCLKN I CMOS Differential PCI Express Graphics Clock In:接收从外部的时钟发生器发出的100MHZ连续的参考时钟,为了支持PCI Express而产生时钟.,北桥脚位功能,HA31:3#： I/O GTL+ Host Address Bus:与CPU进行连接,DMI和PCI EXPRESS GRAPHIC可以根据命令进行相应的传输.HA31:3以两倍的速度传输. HADSTB1:0#：I/O GTL+ Host Address Strobe,源同步闸门进行传输HA31:3#和HREQ4:0信号. HD63:0：I/O GTL+ Host Data:这些信号连接在处理器的数据总线上,以四倍的速率进行传输,根据HDINV3:0#信号可以进行翻转.,北桥脚位功能,北桥脚位功能,Analog Display Signals RED O A : RED Analog Video Output:这个信号是从内部的颜色调节器DAC到CRT的模拟视频输出.DAC设计为一个37.5欧姆的路线补偿.然而,接地的中断电阻也是75欧姆（板子上的75欧姆电阻,与75欧姆的CRT载入平衡/类似）. RED#: O A REDB Analog Output:这个信号是一个从内部颜色调节器DAC的模拟输出,它需要短地 GREEN O A GREEN Analog Video Output:这个信号是从内部颜色控制器的一个模拟的CRT视频输出. GEEN# O A GREENB Analog Output.,北桥脚位功能,REFSET O A Resistor Set:为内部的颜色调节控制器DAC设置基点电阻,需要在REFSET和主板接地间有一个255欧姆的电阻. HSYNC O 2.5V CMOS CRT Horizontal Synchronization:这个信号用作水平同步（极性是可控的）或者同步间隔,2.5V输出. VSYNC O 2.5V CMOS: CRT Vertical Synchronization:这个信号用作垂直同步（极性是可控的）,2.5V输出.,DDC_CLK: I/O 2.5V CMOS: Monitor Control Clock.这个信号可以用在第二个复杂的数字显示接口上. DDC_DATA: I/O 2.5V CMOS : Monitor Control Data. 这个信号可以用在第二个复杂的数字显示接口上.,北桥脚位功能,北桥脚位功能,HADS#：I/O GTL+，Address Strobe:处理器的总线控制者发出此信号表明了一个请求阶段的两个周期中的第一个周期. HBNR#: I/O GTL+，Block Next Request:这个信号用来阻止当前请求的总线控制器发出新的请求,来动态的控制处理器总线的传输. HBPRI#: O GTL+ Priority Agent Bus Request: 在处理器总线上,北桥是唯一的 总线优先权的控制器.它发出此信号来获得地址总线的拥有权.这个信号要比相 应的总线请求有优先权会导致相应的总线拥有者停止发出新的事务直到 HLOCK#有效.,北桥脚位功能,HBREQ0#： O GTL+ Bus Request 0:北桥在HCPURST#有效期间,把此信号拉底.处理器在HCPURST#从有效到无效的时候采样此信号.最小的设置时间是4HCLKS,最小的保持时间是2个时钟周期,最大的是20个HCLKS.当保持时间满足要求后,此信号需保持三态. HCPURST# ：O GTL+CPU Reset: 是北桥的一个输出,当RSTIN#有效并且在RSTIN#有效的大约1毫秒后,北桥发出此信号.这个信号使处理器按一个已知的状态开始运作. HDBSY# ： I/O GTL+ Data Bus Busy:数据总线拥有者,使用这个信号,来保证数据总线上的传输命令多于一个周期,此时总线有数据正在处理.,北桥脚位功能,HBREQ0#： O GTL+ Bus Request 0:北桥在HCPURST#有效期间,把此信号拉底.处理器在HCPURST#从有效到无效的时候采样此信号.最小的设置时间是4HCLKS,最小的保持时间是2个时钟周期,最大的是20个HCLKS.当保持时间满足要求后,此信号需保持三态. HCPURST# ：O GTL+CPU Reset: 是北桥的一个输出,当RSTIN#有效并且在RSTIN#有效的大约1毫秒后,北桥发出此信号.这个信号使处理器按一个已知的状态开始运作. HDBSY# ： I/O GTL+ Data Bus Busy:数据总线拥有者,使用这个信号,来保证数据总线上的传输命令多于一个周期,此时总线有数据正在处理.,北桥脚位功能,HDSTBP3:0#/HDSTBN3:0# I/O GTL+ Differential Host Data Strobes,非同步源闸门用来以四倍的速度传输HD63:0和HDINV3:0#信号.这些信号用这种方式命名因为他们的电平高低不敏感.数据在下降沿接收,因此他们是虚不同,而不是实不同. HHIT# I/O GTL+ Hit: 这个信号表明了一个缓冲代理保持了请求总线上的一个未被更改的副本,也可以由目的设备发出相关联的信号HITM#来扩展侦测的窗口. HHITM# I/O GTL+ Hit Modified:这个信号表明了缓冲代理保持了一个请求线上被修改的指令,并假定这个代理器对提供请求线有责任,与HIT#相关联来扩展SNOOP窗口.,北桥脚位功能,HLOCK#: Host Lock：直到HLOCK#取消后,所有的处理器总线周期才可以采样到HLOCK#和HADS#.（当HLOCK#由处理器发出时,没有DMI或者PCI EXPRESS GRAPHICS存取到DRAM.） HPCREQ# I GTL+ 2x Precharge Request: 处理器提供给北桥一个提示表明提示相关的内存读请求的DRAM页面.使用专门的“AutoPrecharge”仲裁器,北桥可以预先安排到内存的读取请求.当请求的读取的数据返回后,DRAM可以立即关闭其页面.这可以使后来的处理器请求更快的存取信息到DRAM页面上,因为它不需要在开启恰当的页面前先关闭先前开启的页面.在请求阶段,由请求代理起发起.,北桥脚位功能,DDR/DDR2 DRAM Channel A Interface SCLK_A5:0 O SSTL- 2/1.8 SDRAM Differential Clock: SCLK _Ax和它的补偿SCLK_ Ax#构成了一个不同的时钟对输出.在SCLK _Ax正极和SCLK _Ax#的负极的交界处,来采样到SDRAM的命令和控制信号.每个DIMM3个. SCLK_A5:0# O SSTL-2/1.8 SDRAM Complementary Differential Clock: 这些是DDR/DDR2的微补偿时钟信号； SCS_A3:0# O SSTL-2/1.8 Chip Select: 在主活跃的阶段,这些信号选择精确的SDRAM部分.在每一个SDRAM队列都有一个芯片选择信号.,北桥脚位功能,SMA_A13:0 O SSTL-2/1.8 Memory Address:这些信号用作提供复杂的行和 列地址到SDRAM. SBS_A2:0 O SSTL-2/1.8 Bank Select: 这些信号定义了每个SDRAM队列的被 选择的波段. SRAS_A# O SSTL-2/1.8 Row Address Strobe: 这个信号使用SCAS_A#和 SWE_A#（连同SCS_A#）来定义SDRAM的命令. SCAS_A# O SSTL-2/1.8 Column Address Strobe: 这个信号使用SCAS_A#和 SWE_A#（连同SCS_A#）来定义SDRAM的命令. SWE_A# O SSTL-2/1.8 Write Enable: 这个信号使用SCAS_A#和SRAS_A#（连 同SCS_A#）来定义SDRAM的命令,北桥脚位功能,SMA_A13:0 O SSTL-2/1.8 Memory Address:这些信号用作提供复杂的行和列地址到SDRAM. SBS_A2:0 O SSTL-2/1.8 Bank Select: 这些信号定义了每个SDRAM队列的被选择的波段. SRAS_A# O SSTL-2/1.8 Row Address Strobe: 这个信号使用SCAS_A#和SWE_A#（连同SCS_A#）来定义SDRAM的命令. SCAS_A# O SSTL-2/1.8 Column Address Strobe: 这个信号使用SCAS_A#和SWE_A#（连同SCS_A#）来定义SDRAM的命令. SWE_A# O SSTL-2/1.8 Write Enable: 这个信号使用SCAS_A#和SRAS_A#（连同SCS_A#）来定义SDRAM的命令,北桥脚位功能,SDQ_A63:0 I/O SSTL- 2/1.8 2x：Data Lines: SDQ_A信号界面到SDRAM数据总线. SDM_A7:0 I/O SSTL- 2/1.8 2x：Data Mask：当写时被激活,SDRAM中的相应的数据分组被屏蔽.每一个数据字节都有一个SDM_AX信号与之相对应. SDQS_A7:0 I/O SSTL- 2/1.8 2x Data Strobes:对DDR来说,在读或写的事务中,使用在SDQS _Ax的上升和下降沿捕获数据.对DDR2来说,SDQS _Ax和它的互补信号SDQS _Ax形成了一个不同的闸门对.在读和写的传输事务中,数据在SDQS _Ax和它的互补信号的交叉处捕获数据.,北桥