台式电脑LPC1.1规范.doc

本文件中提供的信息与英特尔产品有关。没有执照，明示或暗示，禁止反言或其他任何 知识产权授予该文件。前优税作为英特尔的条款及此类产品的销售条款规定，英特尔公司承担 不承担任何责任，英特尔公司不承担任何明示或暗示的担保，涉及销售和/或使用英特尔产品，包括责任或 保证有关特定用途，适销性，或任何专利，版权或其它知识产权侵权健身。 英特尔产品不用于医疗，救生，或维持生命的应用。 英特尔可能在任何时候对规格和产品说明进行更改，恕不另行通知。 设计者不能依赖缺席或任何特征或说明标有“保留”或“未定义”。英特尔保留这些对 未来的定义，不应有任何冲突或不兼容的未来变化所产生的承担任何责任。 此规范提供的“原样”不作任何担保，包括适销性的任何保证， 不侵权，用于任何特定目的，或进行任何形式的保证适用性的任何建议， 规格或样品。英特尔否认所有包括专有权利的任何侵权责任的赔偿责任，有关信息使用 本规范。没有执照，明示或暗示，禁止反言或其他知识产权的任何权利的授予，除了许可证 在此授予复制和复制本，供内部使用规范只。 英特尔可能拥有专利和/或专利申请有关的各种低引脚数接口的低引脚描述数（LPC）接口 规范修订版1.1。互惠，免版税许可的电器接口和总线协议描述和要求，低 引脚数（LPC）接口规范，1.1版是由英特尔公司提供。 请联系您当地的英特尔销售办事处或分销商，以获取最新的规格和之前订购产品。 的文件，是有一个顺序编号，并在本文档或其他英特尔文献中提及的副本，可向： 英特尔公司 或致电1-800-548-4725 英特尔和Intel标识是英特尔公司及其在美国和其他国家的子公司的注册商标。 *其他名称和品牌可能是为他人的财产。 版权所有 2002年，英特尔公司1导言. . . 7 1.1 LPC接口目标（一/女）. . 7 1.2假设和功能需求. . 7 1.3术语. . . 8 2信号定义. . . 9 3框图. . . 11 4协议概述. . . 13 4.1循环类型. . . 13 4.2内存，I / O和DMA的周期概述. . 14 4.2.1法援署3:0 . . . 14 阶段. . 15 循环型/方向（CYCTYPE +署长）. 15 尺寸. . 16 周转（焦油). . 16 地址. . 16 通道. . 16 数据. . 16 同步. . 17 同步超时. . 17 0同步错误指示. . 18 1 LFRAME #. . 18 2开始的周期. . 19 3中止机制. . 20 4.3固件内存周期概述. . 21 4.3.1字段定义. . 21 阶段. . 21 IDSEL（设备选择). . 21 MADDR（内存地址）. . 21 MSIZE（内存大小）. . 21 TAR. . 22 同步. . 22 数据. . 22 协议. . 22 序言. . 22 0固件存储器读周期. 23 1固件内存写周期. 23 2错误报告. . 24 5目标协议. . . 25 5.1内存周期. . . 25 5.2 I / O周期. . . 265.3固件内存周期. . 29 6直接内存访问（DMA）议定书. . 31 6.1介绍. . . 31 6.2断言的DMA请求. . 31 6.3放弃的DMA请求. . 32 6.4 DMA传输. . . 32 6.4.1端子数. . 34 6.4.2验证模式. . 34 6.4.3 DMA请求德断言. . 35 6.4.4同步字段/ LDRQ规则. . 36 6.4.5性能分析. . 36 6.5其他注意事项16和32位DMA . . 37 7总线主协议. . . 39 7.1简介. . . 39 7.2循环格式和时序. . 39 7.3要求断言规则. . 43 8电源管理. . . 45 8.1 CLKRUN协议. . 45 8.2 LPCPD协议. . 45 8.3液相微萃取使用. . . 46 8.4更低的电压. . . 46 9重置政策. . . 47 10电气规格. . . 49 10.1法援署3:0 / LFRAME/ LDRQ/ SERIRQ /微萃取. . 49 10.2 LPCPD/ LSMI #. . . 49 10.3 LRESET/ LCLK / CLKRUN. . 50 10.4信号引体向上需求. . 50 11主机/外设配置. . 51 11.1即插即用. . . 51 11.2主机解码范围. . 51 11.3总线主控阶段字段. . 52 12带宽计算. . . 53 12.1介绍. . . 53 12.2 .系统性能要求. 53 12.3结论. . . 54图 图1：典型安装. . . 11 图2：典型时间为LFRAME #. . 19 图3：延期时间为LFRAME #. . 19 图4：中止机制. . 20 图5：固件内存周期序言. . 23 图6：固件存储器周期单字节读取. . 23 图7：固件存储器周期单字节写. . 24 图8：DMA请求断言通过LDRQ. . 32 图9：时间进入及退出的上电状态. 46 表 表1：LPC所需的信号名单. . 9 表2：LPC可选信号名单. . 9 表3：周期类型. . . 13 表4：固件内存大小场. . 22 表5：目标内存循环领域定义. . 25 表6：主机启动存储器读. . 26 表7：主机启动存储器写. . 26 表8：目标的I / O循环领域定义. . 27 表9：主机启动的I / O读周期. . 27 表10：主机启动的I / O写周期. . 28 表11：目标固件内存循环领域定义. . 29 表12：主机启动固件存储器读. . 30 表13：主机启动固件存储器写. . 30 表14：DMA的字段定义. . 33 表15：DMA读周期（主机到周边）. . 36 表16：DMA的写周期（外设到主机）. . 37 表17：总线主循环领域定义. . 39 表18：周边发起内存读周期. . 41 表19：周边发起内存写周期. . 41 表20：周边发起的I / O读周期. . 42 表21：外围发起的I / O写周期. . 42 表22：LPCPD电气特性. . 49 表23：LSMI电气特性. . 50 表24：推荐上拉值. . 50 表25：传统主机解码范围. . 51 表26：IO性能. . 54修订历史Rev. No.描述Rev. Date-版本1.0 - 初始版本。没有文件编号分配-0011.1版 - 指定文件编号251289 - 001增加的第4.3和5.3环的描述固件内存包括支持多字节读写访问。增加了对LPCPD电气特性和LSMI信号第10.2节。电气要求澄清LRESET，LCLK，并CLKRUN10.3节新增建议上拉电阻节要求10.4。增加了额外的描述，系统复位要求第9款。作出澄清和纠正。2002年8月1引言本文件包含一个新的低管脚数总线接口规范，称为LPC。那个这份文件的目标受众是系统和组件设计。1.1 LPC接口目标（I/F） Goals of the LPC Interface (I/F)启用的系统没有一个ISA或X总线。减少了传统的X成本总线设备。专供设备中，主板上只（即无连接使用）。满足X的数据传输速率，总线，以及超过这些数据速率适当的安排。为执行同一周期的X型总线：内存的I / O，DMA和总线主控支持新的固件内存周期类型，允许独立的引导BIOS固件内存周期和应用程序内存周期。增加从16MB的X的内存空间，巴士到4GB，让BIOS的规模更大超过1MB，和其他存储设备之外的传统16MB的范围。同步设计。对许多挑战的X -总线的设计是满足不同，在某些情况下相互冲突时，ISA计时。使计时同步的良好的参考众所周知，组件设计，如PCI。软件透明度：不需要特殊的驱动程序或配置该接口。那个主板BIOS应该能够在启动配置的所有设备。支持台式机和移动实现。能够支持可变数量的等待，国家。有能力的I / O和SMM的处理程序再审记忆周期。能够支持唤醒与其他电源状态转换。1.2假设和功能需求只有下面的类的设备可以连接到LPC接口：超级I / O（FDC, SP, PP, IR, KBC）=“I/O slave, DMA, Bus Master (for IR, PP)音频，包括AC97音效设计风格=“I/O slave, DMA, Bus Master一般应用程序内存，包括BIOS =“Memory SlaveBIOS固件内存=“Firmware Memory Slave 嵌入式控制器=“I/slave, Bus Master 中断的沟通与串行中断（SERIRQ）协议。在LPC接口并不需要支持高速总线（如Cardbus，1394等）下游，也不需要支持的低，例如USB延迟巴士。1.3术语词1. 描述Host在接口部分是直接连接到CPU或以连接到CPU的上游设备。这通常是一个系统芯片组Peripheral下游装置对LPC，以前连接到的X总线，如超级I / O组件，FLASH，以及其它嵌入式控制器。XXXXb指示信号以二进制表示的价值。2信号定义表1和表2列出了7条规定的6个自选信号的LPC接口使用。许多信号是一样的PCI接口上发现的信号，不需要任何新的引脚在host.Both主机和外围设备必须执行所需的信号。可选信号可能或可能不存在于特定的主机或外设表1：LPC所需的信号名单信号外围设备主描述LAD3:0I/OI/O复用指令，地址和数据：查看第4.2.1节就这些信号使用详情。LFRAME#IO框架：表明一个新的周期，开始终止打破循环LRESET#II重置：如PCI重置相同主机上。主机不并不需要这种信号，如果它已经在其PCIRST接口。LCLKII时钟：相同的PCI主机上的时钟33MHz的时钟。典型的PCI时钟相位偏移相同。主机不并不需要这种信号，如果它已经在其PCICLK接口。表2：LPC可选信号名单信号外围设备主描述LDRQ#OI编码的DMA /总线主请求：只需要通过外设DMA或需要总线主控。需要单个信号每外设。外围设备可能无法共享1 LDRQ信号SERIRQI/OI/O序列化的IRQ：只有外围设备需要需要中断支持。这个信号是必需的,如果它的主机不包含作为投入I SAIRQ线路。CLKRUN#ODI/OD时钟运行：相同的PCI CLKRUN。只需要通过外设DMA或需要在系统总线掌握一些可以阻止PCI总线（一般在移动系统）。这个信号是可选的主机。LPME#ODI/ODLPC电源管理事件：类似的PCI机动设备。通过外围设备用来请求唤醒，从低功耗状态。LPCPD#IO省电：指示周边应准备权力被遣送的LPC I/F设备。实际拆除电力系统相关。这个信号是主机可选的。LSMI#ODISMI#:Only needed if peripheral want to cause SMI#onan I/O instruction for retry.Otherwise can use SMI#viaSERIRQ.This signal is optional for the host.按照现行的ISA比较的设备，信号储蓄是巨大的。采用LPC 接口一般只需要6个新的信号：LAD0:3,，LFRAME和LDRQ。 CLKRUN通常只在移动系统中实施。 LPCPD是只需要为LPC 这是部分在某些低功耗状态供电装置。 至少，在插头下列ISA / X光总线信号中找到即插即用设备不再 需要在16位ISA的设备，在IOCS16和MEMCS信号也保存。如果序列的IRQ以前不支持，如果16位DMA频道，分别由周围，几个引脚保存。最终的效果是一个全功能的超级I / O设备可能需要160引脚封装，现在可以实现在一个88针或以下尺寸封装适合使用的LPC接口3框图图1包含一个典型的设置。在此设置中，LPC接口是通过一个主机一个PCI设备或主机总线，如英特尔的CPU图1：典型安装4协议概述4.1周期类型表3显示的是由协议所支持的各种周期。表3：周期类型周期类型尺寸支持批注存储器读1字节可选为主机和LPC外设。存储器写入1字节可选为主机和LPC外设。I/O读1字节可选的外设。I/O写入1字节可选的外设。DMA读1,2,4字节可选的外设。DMA写入1,2,4字节可选的外设。总线主存储器读1,2,4字节可选为主机和LPC外围设备，但强烈建议主机。总线主存储器写1,2,4字节可选为主机和LPC外围设备，但强烈建议主机。总线主控I / O读1,2,4字节可选为主机和LPC外设。总线主控I / O写1,2,4字节可选为主机和LPC外设。固件存储器读1,2,4,128字节可选为主机和LPC外设。固件存储器写1,2,4字节可选为主机和LPC外设。下列规则应遵循：主机和外设应执行的周期如表3所述类型。周边切勿尝试总线主不由东道国的支持周期。为了例如，如果主机不支持总线主控I / O周期，周边不能尝试这些周期。外围设备必须忽略周期，他们不支持。4.2内存，I / O和DMA的周期概述本节描述了记忆周期的I / O，DMA和总线主控周期。固件记忆周期是4.3节中描述。LPC总线上的数据传输序列在4位总线。这种车的一般特征包括：？一个控制线，称为LFRAME，它是由主机用来启动或停止转让。否外设驱动这个信号。？LAD 3:0总线，串行通信的信息。传达的信息是循环型，循环的方向，芯片选择，地址，数据和等待状态。？边带信号，选择执行，传达中断和电源管理功能。这些信号是相同或相似的现有主板上发现了许多信号周期一般流程如下： 所列1.a周期是由主机启动时，硬盘LFRAME活跃并提出适当的 资料LAD3:0信号线。 2，主机驱动器的信息相对周期，如地址，或DMA通道号码，或 总线主机赠款。 DMA和目标为周期，东道国也推动循环型（内存或I / O）， 读/写的方向，转移的规模。 3，主机可以选择驱动器的数据，并将其转换巴士周围监测周边的 完成的周期。 4，周边表示由驾驶适当的值的周期结束 LAD3:0信号线，并有可能驱动器的数据。 5，外围转身到主机总线，结束循环。 对于总线主循环，有此协议的微小变化，因为总线主机必须驱动控制 和地址信息到主机，主机负责周期的结束，但总的来说， 流量是相同的。以下是在不同的传输信号的更详细的研究，其 在不同的运作周期。 4.2.1 LAD3:0LAD3:0信号线，通信地址，控制和数据在LPC总线的信息与主机和外设。传达的信息是：启动，停止（中止一个周期），传输类型（内存的I / O和DMA），传输方向（读/写），地址，数据，等待状态和DMA渠道，总线主机补助金。并非所有类型的循环使用相同的方式法援署巴士。例如，不使用的DMA地址;而是使用通道数。以下各节进入更详细介绍这些领域的使用，以及以何种顺序进行沟通阶段此字段表示开始或停止交易。所有周边国家机器将进入一个国家负责监测LAD3:0何时LFRAME是断言这一领域。开始字段是有效的最后时钟LFRAME是断言。虽然LFRAME是断言，这一领域可能就许多值，所以外设不应该在这方面的有效性，直至任何假设LFRAME是去索赔。此字段用于指示巴士船长，或“启动/停止设备号”字样的非总线主旋回定义的编码是：Bits3:0定义0000循环开始为目标。用于内存，I / O和DMA的周期。0001保留0010津贴总线主机0 Grant for bus master 00011津贴总线主机10100-1100保留1101在周期开始的固件存储器读周期。更多细节见第4.3节。1110在周期开始的固件存储器读周期。更多细节见第4.3节。1111停止/中止：一个周期结束的目标。请参阅第3描述流产周期。所有编码标记为“保留”是保留供以后使用。外设应不假设的数据传送由主办如果看到一个保留字段。因此，如果周边看到这种类型的编码，它必须忽略周期，而不是监督，直至巴士下一次LFRAME开始活动。循环型/方向(CYCTYPE+DIR)此字段由主机驱动，并用于通信周期类型（内存，I / O的DMA）和方向（读/写）的周期。此字段是驱使时，正在执行的DMA或主机目标访问，并于总线主机访问外设。这一领域的位0是保留和必须忽略外围设备和驱动由主机的主机为0的访问。对巴士主通道，它必须被忽略的主机和外设驱动，为0。有效值为：Bits3:2Bit1定义000I/O读001I/O写010内存读011内存写100DMA读101DMA写11x保留：无论是外设还是主机便可以开这种类型的信号。如果此值观察周围的循环必须被忽略。如果这个信号由总线主机上访问外设驱动，主机将终止转让驾驶LFRAME活跃。尺寸此字段是一个时钟。它是由在DMA传输主机和外设的驱动总线主机内存传输，以确定有多少字节的转移。Bits 3:2的保留，必须推动to00bby的驱动程序，必须由目标忽略。那个其余位编码如下Bits1:0Size008 bits(1 byte)0116 bits(2 bytes)10保留：不得为驱动的主机或外设。如果此值的观察外围设备，循环必须被忽略。如果此值观察到主机上的主机总线转让的，它可能中止转让1132 bits(4 bytes)周转（TAR）的 Turn-Around(TAR)这是两个时钟域宽，由主机驱动时，上缴控制周边设备，（例如，读取数据），由外围驱动时，转向控制还给主人。在这两个时钟的第一个时钟广泛的领域，在主机或外设驱动LAD3:0行1111b在此领域的第二个时钟。，主机或外设三态LAD3:0线。因为这些生产线有弱上拉他们窗口，他们将维持在一个合理高度戒备状态。地址这个字段是4时钟频率范围为I / O周期，或8个时钟周期的内存范围。它是由访问的目标主机，并经总线主机访问外设驱动。此字段不可驱动的DMA的周期。当这个领域的驱动，它赶出最重要的半字节首先。例如，在内存传输，在这一领域的第一个时钟包含地址31:28和这个字段的最后24小时包含地址3:0。通道这是一个时钟广泛的领域，这是由主机上的DMA周期驱动的说明而DMA通道已被授予外设。位2:0包含DMA通道数，和位3包含编码的ISA的训练班（终端数）线。此字段是不是驱动的目标或总线主机转让。数据此字段是2时钟频率范围广泛，代表一个字节的数据。主机驱动器的目标，DMA和总线上 主循环当数据流向周边，以及外围当数据流向主机。当数据驱动的，它是驱动的最低有效半字节第一。例如，在第一个时钟，数据3:0驱动，并在第二个时钟，数据7:4的驱动。同步此字段用于添加等待状态。它的长度可以在几个时钟。对目标或DMA周期，是推动这一领域的外设。对于总线主机周期，主机驱动器这一领域。在这方面的有效值为：Bits3:0指示0000准备：没有错误同步实现。为DMA传输，这也表明的DMA请去断言，没有更理想的通道转移。0001-0100保留0101短暂的等待：周边显示正常等待状态。见下文增加信息。0110漫长的等待：周边显示异常漫长的等待状态。见下文增加信息。0111-1000保留1001愿更多（DMA的专用）：同步，没有错误，更理想的DMA传输实现这之后继续转让。此值只适用于DMA传输，并且不准对目标的访问返回的外设或总线主机访问的主机。1010错误：有错误实现同步。这通常是用来代替SERR或IOCHK信号在PCI / ISA总线。它表明，数据将转移，但有一个在这个严重的错误转移。为DMA传输，这也表明DMA请求取消断言和不超过该通道所需的转让。1011-1111保留如果周边需要维护，它通过驾驶0101b（简称同步）or0110b等待状态（长同步）在法援署3:0，直到它已准备就绪。准备就绪后，它可以选择驱动器0000b（就绪），1010b（错误），或者，在DMA传输，1001b（准备更多的情况下）。在任何特定的周期，如果主机或外设选择插入等待状态，它必须选择一个等待价值的同步类型（0101b或0110b），不能改变它，直到它称，在一个准备同步值。简短的同步用于正常的等待状态。这就是循环数内完成时钟。长同步是用在了等待数量大国。这通常是用于增强型并行端口（资源）的周期，等待那里的一些国家可能会相当大（“1微秒）。通过区分这从短期同步，主机可发出不同的超时值中止循环。参阅第下文关于超时值。同步超时有几个潜在的错误可能出现的情况下采用LPC的I/F1， 主机启动一个周期（内存的I / O和DMA），但没有任何设备驱动定义（非保留）同步周期。如果主机没有明确指出连续3个时钟同步，可以得出结论，没有周边的回应和可中止循环。2，主机驱动器一个周期（内存的I / O和DMA），设备驱动器的有效同步插入等待 州（LAD3:0 = 0101b或0110b），但永远不会完成的周期。这可能发生如果 为某种原因，周边锁。外围设备的设计必须防止这种情况。但是， 因为它是不可能