[计算机硬件及网络]第2章 典型微处理器.ppt

1,本章主要教学内容 8086微处理器内部组成、寄存器结构 8086微处理器引脚特性和作用 8086微处理器存储器和I/O组织 8086时序及最小/最大工作方式 80X86和Pentium系列微处理器组成结构及特点,第2章 典型微处理器,2,本章教学目的及要求 通过学习，应掌握： 典型微处理器的内部组成 寄存器结构 外部引脚特性和作用 存储器和I/O组织 时序和总线操作 系统工作方式和特点,第2章,典型微处理器,3,2-1 微处理器性能简介 2-1-1 典型微处理器的主要性能指标 主频 外频 倍频 内存总线速度 扩展总线速度 地址总线宽度 数据总线宽度 高速缓存,第2章,典型微处理器,4,2-1-2 微处理器的基本功能 （1）指令控制 （2）操作控制 （3）时间控制 （4）数据加工,第2章,典型微处理器,5,2-2 Intel 8086微处理器的内、外部结构特性 8086微处理器使用+5V电源，40条引脚双列直插式封装，时钟频率5MHz10MHz，基本指令执行时间0.3ms0.6ms。有16根数据线和20根地址线，可寻址内存地址空间1MB（220B）。,第2章,典型微处理器,6,2-2-1 Intel 8086微处理器内部组成结构 8086微处理器从功能上可以划分为两个逻辑单元： 执行部件EU（Execution Unit） 总线接口部件BIU（Bus Interface Unit）,典型微处理器,第2章,执行部件（EU）,功能：负责进行所有指令的解释和执行，同时管理下述有关的寄存器。,组成：由8个通用寄存器、1个16位的算术逻辑单元（ALU）、1个16位的标志寄存器PSW、1个数据暂存寄存器和EU控制电路等组成。,算术逻辑单元ALU,它是一个16位的运算器，可用于8位或16位二进制算术和逻辑运算（与、或、非），也可按指令的寻址方式计算寻址存储器所需的16位偏移量。,数据暂存寄存器,它协助ALU完成运算，暂存参加运算的数据。,EU控制电路,从总线接口的指令队列取出指令操作码，通过译码电路分析，发出相应的控制命令，控制ALU数据的流向。如果是运算操作，操作数经过暂存寄存器送入ALU，运算结果经过ALU数据总线送到相应的寄存器，同时标志寄存器PSW根据运算结果改变状态。,标志寄存器PSW,8086 内部标志寄存器的内容，又称为处理器状态字PSW。一个16位的寄存器，用了9位。这9位可分成两类：一类为状态标志（6个），一类为控制标志（3个）。,功能：负责完成取指令送指令队列，配合执行部件的动作，从内存单元或I/O端口取操作数，或者将操作结果送内存单元或者I/O端口。,组成：它由16位段寄存器（DS、CS、ES、SS）、16位指令指针寄存器IP（指向下一条要取出的指令代码）、20位地址加法器（用来产生20位地址）和6字节（8088为4字节）指令队列缓冲器组成。,总线接口部件（BIU）,6字节指令队列缓冲器,8086的指令队列为6个字节，在执行指令的同时，可从内存中取出后续的指令代码，放在指令队列中，可以提高CPU的工作效率。,20位地址加法器,地址加法器用来产生20位物理地址。8086可用20位地址寻址1M字节的内存空间，而CPU内部的寄存器都是16 位，因此需要由一个附加的机构来计算出20位的物理地址，这个机构就是20位的地址加法器。,BIU与EU的动作协调原则：,每当8086的指令队列中有两个空字节，BIU就会自动把指令取到指令队列中。其取指的顺序是按指令在程序中出现的前后顺序。,每当EU准备执行一条指令时，它会从BIU部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。在执行指令的过程中，如果必须访问存储器或者IO端口，那么EU就会请求BIU，进入总线周期，完成访问内存或者IO端口的操作；如果此时BIU正好处于空闲状态，会立即响应EU的总线请求。如BIU正将某个指令字节取到指令队列中，则BIU将首先完成这个取指令的总线周期，然后再去响应EU发出的访问总线的请求。,当指令队列已满，且EU又没有总线访问请求时，BIU便进入空闲状态。,在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，则指令队列中已经装入的字节被自动消除，BIU会接着往指令队列装入转向的另一程序段中的指令代码。,8086可以在执行指令的同时，进行取指令代码的操作，也就是说BIU与EU是一种并行工作方式，改变了以往计算机取指令译码执行指令的串行工作方式，大大提高了工作效率，这种工作方式称为流水线作业。,15,第2章,典型微处理器,2-2-2 8086微处理器的寄存器结构 8086可供编程使用的有14个16位寄存器，按其用途可分为3类： 通用寄存器 段寄存器 指针和标志寄存器,8086的通用寄存器,8086的16位通用寄存器是： AX BX CX DX SI DI BP SP 其中前4个数据寄存器都还可以分成高8位和低8位两个独立的寄存器 对其中某8位的操作，并不影响另外对应8位的数据,数据寄存器,数据寄存器用来存放计算的结果和操作数，也可以存放地址 每个寄存器又有它们各自的专用目的 AX累加器，使用频度最高，用于算术、逻辑运算以及与外设传送信息等； BX基址寄存器，常用做存放存储器地址； CX计数器，作为循环和串操作等指令中的隐含计数器； DX数据寄存器，常用来存放双字长数据的高16位，或存放外设端口地址。,变址寄存器,变址寄存器常用于存储器寻址时提供地址 SI是源变址寄存器 DI是目的变址寄存器,指针寄存器,指针寄存器用于寻址内存堆栈内的数据 SP为堆栈指针寄存器，指示栈顶的偏移地址 SP不能再用于其他目的，具有专用目的 BP为基址指针寄存器，表示数据在堆栈段中的基地址 SP和BP寄存器与SS段寄存器联合使用以确定堆栈段中的存储单元地址,堆栈（Stack）（补充的知识）,堆栈是主存中一个特殊的区域 它采用先进后出FILO（First In Last Out）或后进先出LIFO（Last In First Out）的原则进行存取操作，而不是随机存取操作方式。 堆栈通常由处理器自动维持。在8086中，由堆栈段寄存器SS和堆栈指针寄存器SP共同指示,指令指针寄存器IP,指令指针寄存器IP，指示代码段中指令的偏移地址 它与代码段寄存器CS联用，确定下一条指令的物理地址 计算机通过CS : IP寄存器来控制指令序列的执行流程 IP寄存器是一个专用寄存器,标志寄存器,标志（Flag）用于反映指令执行结果或控制指令执行形式 8086处理器的各种标志形成了一个16位的标志寄存器FR（标志寄存器的内容称为程序状态字PSW）,程序设计需要利用标志的状态,标志的分类,状态标志用来记录程序运行结果的状态信息，许多指令的执行都将相应地设置它 CF ZF SF PF OF AF 控制标志可由程序根据需要用指令设置，用于控制处理器执行指令的方式 DF IF TF,进位标志CF（Carry Flag）,当运算结果的最高有效位有进位（加法）或借位（减法）时，进位标志置1，即CF = 1；否则CF = 0。,3AH + 7CH0B6H，没有进位：CF = 0 0AAH + 7CH（1）26H，有进位：CF = 1,零标志ZF（Zero Flag）,若运算结果为0，则ZF = 1； 否则ZF = 0,3AH + 7CH0B6H，结果不是零：ZF = 0 84H + 7CH（1）00H，结果是零：ZF = 1,注意：ZF为1表示的结果是0,符号标志SF（Sign Flag）,运算结果最高位为1，则SF = 1；否则SF = 0,3AH + 7CH0B6H，最高位D71：SF = 1 84H + 7CH（1）00H，最高位D70：SF = 0,有符号数据用最高有效位表示数据的符号， 所以，最高有效位就是符号标志的状态。,奇偶标志PF（Parity Flag）,当运算结果最低字节中“1”的个数为零或偶数时，PF = 1；否则PF = 0,3AH + 7CH0B6H10110110B 结果中有5个1，是奇数：PF = 0,PF标志仅反映最低8位中“1”的个数是 偶或奇，即使是进行16位字操作,溢出标志OF（Overflow Flag）,若算术运算的结果有溢出， 则OF1；否则 OF0,3AH + 7CH0B6H，产生溢出：OF = 1 0AAH + 7CH（1）26H，没有溢出：OF = 0,溢出标志OF（Overflow Flag）,问题 什么是溢出？ 溢出和进位有什么区别？ 处理器怎么处理，程序员如何运用？ 如何判断是否溢出？,什么是溢出,处理器内部以补码表示有符号数 8位表达的整数范围是：127128 16位表达的范围是：3276732768 如果运算结果超出这个范围，就产生了溢出 有溢出，说明有符号数的运算结果不正确,3AH7CH0B6H，就是58124182， 已经超出128127范围，产生溢出，故OF1； 另一方面，补码0B6H表达真值是-74， 显然运算结果也不正确,溢出和进位,溢出标志OF和进位标志CF是两个意义不同的标志 进位标志表示无符号数运算结果是否超出范围，运算结果仍然正确； 溢出标志表示有符号数运算结果是否超出范围，运算结果已经不正确。,请看例子,溢出和进位的对比,例1：3AH + 7CH0B6H 无符号数运算： 58124182 范围内，无进位，CF=0 有符号数运算： 58124182 范围外，有溢出，OF=1,例2：0AAH + 7CH（1）26H 无符号数运算： 170124294 范围外，有进位，CF=1 有符号数运算： 8612438 范围内，无溢出，OF=0,如何运用溢出和进位,处理器对两个操作数进行运算时，按照无符号数求得结果，并相应设置进位标志CF；同时，根据是否超出有符号数的范围设置溢出标志OF。 应该利用哪个标志，则由程序员来决定。也就是说，如果将参加运算的操作数认为是无符号数，就应该关心进位；认为是有符号数，则要注意是否溢出。,3AH + 7CH0B6H，D3有进位：AF = 1,运算时D3位（低半字节）有进位或借位时，AF = 1；否则AF = 0。,这个标志主要由处理器内部使用，用于十进制算术运算调整指令中，用户一般不必关心,辅助进位标志AF （Auxiliary Carry Flag）,方向标志DF（Direction Flag）,用于串操作指令中，控制地址的变化方向： 设置DF0，存储器地址自动增加； 设置DF1，存储器地址自动减少。,CLD指令复位方向标志：DF0 STD指令置位方向标志：DF1,中断允许标志IF（Interrupt-enable Flag）,用于控制外部可屏蔽中断是否可以被处理器响应： 设置IF1，则允许中断； 设置IF0，则禁止中断。,CLI指令复位中断标志：IF0 STI指令置位中断标志：IF1,陷阱标志TF（Trap Flag）,用于控制处理器进入单步操作方式： 设置TF0，处理器正常工作； 设置TF1，处理器单步执行指令。,单步执行指令处理器在每条指令执行结束时，便产生一个编号为1的内部中断 这种内部中断称为单步中断 所以TF也称为单步标志 利用单步中断可对程序进行逐条指令的调试 这种逐条指令调试程序的方法就是单步调试,段寄存器,8086有4个16位段寄存器 CS（代码段）指明代码段的起始地址 SS（堆栈段）指明堆栈段的起始地址 DS（数据段）指明数据段的起始地址 ES（附加段）指明附加段的起始地址 每个段寄存器用来确定一个逻辑段的起始地址，每种逻辑段均有各自的用途,代码段（Code Segment）,代码段用来存放程序的指令序列 代码段寄存器CS存放代码段的段地址 指令指针寄存器IP指示下条指令的偏移地址 处理器利用CS:IP取得下一条要执行的指令,堆栈段（Stack Segment）,堆栈段确定堆栈所在的主存区域 堆栈段寄存器SS存放堆栈段的段地址 堆栈指针寄存器SP指示堆栈栈顶的偏移地址 处理器利用SS:SP操作堆栈栈顶的数据,数据段（Data Segment）,数据段存放运行程序所用的数据 数据段寄存器DS存放数据段的段地址 各种主存寻址方式（有效地址EA）得到存储器中操作数的偏移地址 处理器利用DS:EA存取数据段中的数据,附加段（Extra Segment）,附加段是附加的数据段，也用于数据的保存： 附加段寄存器ES存放附加段的段地址 各种主存寻址方式（有效地址EA）得到存储器中操作数的偏移地址 处理器利用ES:EA存取附加段中的数据 串操作指令将附加段作为其目的操作数的存放区域,43,2-2-3 8086微处理器的外部引脚特性 8086CPU具有40个引脚，采用双列直插式的封装形式，如图2-6所示。 数据总线为16条，地址总线为20条，其余为状态线、控制信号线、电源、地线等。地址/数据总线采用了分时复用方式，即一部分引脚具有双重功能，例如AD15AD0这16个引脚，有时传送数据信号，有时可输出地址信号。,第2章,典型微处理器,非屏蔽中断,可屏蔽中断请求,最小最大模式控制 MN/MX=1,最小模式 MN/MX=0,最大模式,读信号,总线保持请求信号,总线保持响应信号,写信号,存储器/IO控制信号 M/IO=1,选中存储器 M/IO=0,选中IO接口,数据发送/接收信号 DT/R=1,发送 DT/R=0,接收,数据允许信号,地址允许信号,中断响应信号,测试信号:执行WAIT指令， CPU处于空转等待; TEST有效时,结束等待状态。,准备好信号:表示内存 或I/O设备准备好， 可以进行数据传输。,复位信号,8086CPU引脚功能,（24-31，括号内为最大模式引脚定义）,45,2-3 存储器和I/O组织 2-3-1 存储器组织 1. 存储器的内部结构及访问方法 8086有20根地址线，可寻址存储器空间1MB，地址范围为（00000HFFFFFH）。存储器内部按字节进行组织，两个相邻的字节被称为一个“字”。 分存储体形式， BHE和A0 组合决定访问形式,第2章,典型微处理器,D0D7,D8D15,00000H,00002H,00004H,FFFFEH,00001H,00003H,00004H,FFFFFH,分存储体，字节交叉编址,总体的1MB物理地址空间,00000H,00001H,0000FH,FFFFFH,物理地址示例,将字符串“Goods！”的ASCII码依次存入01250H开始的字节单元中，画出它们存放的内存单元示意图。 首先查ASCII表，p.18 表1-5 G47H o6FH d64H s73H !-21H,49,2. 存储器分段 8086系统采用20位地址线寻址1M字节存储空间。由于CPU内所有寄存器都只有16位，只能寻址64KB（216字节）。因此，把整个存储空间分成若干逻辑段， 每个逻辑段容量最大64KB。 CPU允许各个逻辑段在整个存储空间中浮动，可紧密相连，也可相互重叠，还可分开一段距离，如图2-9所示。,第2章,典型微处理器,50,51,3. 存储器地址 （1）段地址：描述要寻址的逻辑段在内存中的起始位置。 （2）偏移地址：描述要寻址的内存单元距本段段首的偏移量。 （3）逻辑地址：由段地址和偏移地址两部分组成。表示形式为“段地址：偏移地址”。（CS：IP） （4）物理地址：存储器实际地址，由CPU提供的20位地址码来表示，是惟一能代表存储空间每个字节单元的地址。,第2章,典型微处理器,52,逻辑地址到物理地址的转换由BIU中20位的地址加法器自动完成。 物理地址计算公式： 物理地址=段地址10H偏移地址， （ 10H相当于左移4位），例，CS=FFFF，IP=0001 1111 1111 1111 1111 0000 0000 0000 0000 0001 得物理地址 FFFF1,逻辑地址到物理地址的转换,物理地址如何形成,CPU复位时,8086 CPU被复位后，PSW、DS、ES、SS和其他寄存器被清零，指令队列也被清零， CS：IP=FFFFH：0000H， 因此，8086 CPU复位后重新启动，执行的第一条指令所在存储单元的物理地址为 FFFFH16+0000HFFFF0H。,一般情况下，在从FFFF0H开始的单元中，存放一条无条件转移指令，以转移到系统程序实际开始处。,55,4专用和保留的存储器单元 Intel公司为保证与未来产品的兼容性，规定在存储区的最低地址区和最高地址区保留一些单元供CPU的某些特殊功能专用。 (1) 最低区域 00000H-003FFH(1KB)，存放中断向量表； (2) B0000H-B0FFFH(4KB)，单色显示器的视频缓冲区，存放单色显示器当前屏幕显示字符对应的ASCII及其属性； (3) B8000H-BBFFF(16KB)，彩色显示器的视频缓冲区，存放彩色显示器当前屏幕象素点对应的代码; (4) 最高区域 FFFF0H-FFFFF(共16B)，无条件转移指令，上电或复位时转到系统初始化程序，ROM范围内；,第2章,典型微处理器,56,2-3-2 I/O端口组织 端口：I/O接口电路中，供CPU直接存取访问的那些寄存器或某些特定电路。(相当于进出I/O接口电路的门口) 端口地址：一个I/O接口总要包括数据，命令，状态和方式等端口，微机系统为每个端口分配一个地址，称为端口地址，各端口地址和存储单元地址一样，具有唯一性。 同一个I/O电路可以拥有多个端口地址。,57,2-3-2 I/O端口组织 1. 统一编址：I/O端口地址置于1MB存储器空间中，看作存储器单元，每个端口占用一个存储单元的地址。 CPU访问存储器的指令和各种寻址方式都可用于寻址I/O端口。 2. 独立编址：端口单独编址构成一个I/O空间，不占用存储器地址。CPU设置专门输入/输出指令（IN和OUT）和接口控制信号来访问I/O端口。端口地址空间独立，控制电路和地址译码电路较简单，输入/输出指令类别少，一般只进行传送操作。,第2章,典型微处理器,58,2-4 8086总线周期和工作方式 8086CPU操作在时钟CLK统一控制下进行，以便使取指令和传送数据能够协调地工作。 8086经外部总线对存储器或I/O端口进行一次信息输入或输出过程，称总线操作，执行该操作所需要时间称总线周期。一个总线周期包括T1、T2、T3、T4状态，4个时钟周期。不同总线操作需不同总线信号，这些信号变化进行时间顺序的描述称为“总线时序” 。,第2章,典型微处理器,59,2-4-1 8284A时钟信号发生器 8284A是Intel公司专为8086设计的时钟信号发生器，能产生8086所需的系统时钟信号。 8284A除提供恒定的时钟信号外，还对外界输入的准备就绪信号RDY和复位信号进行同步操作。,第2章,典型微处理器,60,2-4-2 8086总线周期 8086CPU与存储器或外部设备通信通过20位分时多路复用地址/数据总线来实现。为取出指令或传输数据，CPU要执行一个总线周期。 时钟周期是CPU的基本时间计量单位，是指令执行时间的刻度，由主频决定。8086的主频为5MHz，1个时钟周期就是200ns（1/500万）。 1空闲状态TI(idle state)：既不传递数据，也不取指令； 2等待状态TW（wait state）：等待CPU外部的设备就绪，由存储器或者外设通过READY信号告诉CPU必须等待。,第2章,典型微处理器,CLK,地址/数据总线,总线周期,总线周期,T1,T2,T3,T4,T4,T3,T2,T1,地址,缓冲,数据,地址,缓冲,数据,图2-12 典型的8086总线周期时序图,当存储器或外部设备没有完成操作（Ready信号无效），T3之后自动插入Tw等待状态，直到Ready信号有效。,存贮器读周期 例：MOV AL,1000H ;M/IO=1 T1状态：A19A0上是地址信息，出现ALE信号后，将地址锁存到地址锁存器（8282）。 T2状态：地址信息消失，A19-A16从地址信息变为状态信息S6-S3。数据允许信号DEN在T2状态有效。 T3状态：AD0AD15数据。T3状态前沿采样Ready信号。 RD信号有效（RD=0） TW状态：若存储器式外设的工作速度较慢，不能满足基本时序要求，使用一个产生READY的电路，以使在T3状态之后，插入一个等待周期TW。 T4状态：CPU采样数据，结束一个总线周期。,CLK M/IO A19-16/S6-3 BHE/S7 AD15AD0 ALE READY RD DT/R DEN,T1 T2 T3 TW T4,S7-3,A19-16, BHE,D15-0,A15-0,T3前沿检测Ready信号,存储器写周期时序,例：MOV 1000H, AL ;M/IO=1 T1状态：A19A0上是地址信息，出现ALE信号后，将地址 锁存到地址锁存器（8282）。 T2状态：地址信息消失，A19-A16从地址信息变为状态信息 S6-S3。 T3状态：AD0 AD15数据。T3状态前沿采样Ready信号。 WR信号有效（WR=0）。 TW状态：若存储器式外设的工作速度较慢，不能满足基本 时序要求，使用一个产生READY的电路，以使在T3状态之 后，插入一个等待周期TW。 T4状态：CPU认为数据已写入存储器，结束一个总线周期。,66,第2章,2-4-3 8086的最小/最大工作方式 1.最小工作模式（MN/ =1）：把8086CPU的33引脚接+5V时，系统处于最小工作模式。最小模式系统适用于单微处理器组成的小系统，系统中通常只有一个微处理器，所有的总线控制信号都直接由8086CPU产生，系统中的总线控制逻辑电路被减到最少。（例如地址锁存信号 ALE）,典型微处理器,最小工作模式8086直接产生以下信号,（1）24脚，INTA(输出，低电平有效)，用于CPU对外设的中断请求作出相应。两个负脉冲，第一个通知外设，中断已相应，第二个外设把中断类型码放到数据中线上； （2）25脚地址锁存信号ALE（输出，高电平有效），T1期间锁存地址； （3）26脚，数据允许信号DEN(输出，三)，总线周期的后半段时间内有效，表示CPU准备好接收或发数据 （4）27脚，数据发送/接收控制信号DT/R(输出，三)，只是数据传输方向,最小工作模式8086直接产生以下信号,（5）28脚，存储器/输入输出信号M/IO(输出，三)，信号直接接到存储器或I/O芯片的片选端； （6）29脚，控制信号WR(输出，三)，表示CPU正在对存储器或I/O进行写操作，只在写周期的T2, T3,和Tw有效； （7）30脚，总线保持请求信号HOLD(输入，高电平有效)，其他总线主控设备请求并占用总线期间保持高电平，CPU在此期间让出总线使用权； （8）31脚，总线保持响应信号HLDA(输出)，CPU让出总线，收到HLDA信号的设备获得总线控制权，CPU使地址/数据总线和所有具有三态的控制线都处于高阻隔离状态，CPU处于保持响应状态。,2-4-3 8086的最小/最大工作方式 2.最大工作模式（MN/ =0）：当把8086的33引脚接地时，系统处于最大工作模式。系统中存在两个或两个以上的微处理器，其中有一个主处理器8086，其他称为协处理器。8086不直接提供读写命令等控制信号。（由总线控制器8288代发信号),本章小结,（1）8086内部组成部件（EU；BIU）及其功能； （2）标志寄存器的含义； （3）物理存储器安排，存储器分段，逻辑地址，物理地址的计算； （4）8086引脚定义； （5）8086基本时序。,71,第2章,2-5 32位微处理器简介 2-5-1 80386微处理器 1985年10月，Intel公司推出高性能32位微处理器80386，芯片内部集成27.5万个晶体管，采用132引脚陶瓷网格阵列（PGA）封装，具有高可靠性和紧密性。,典型微处理器,72,第2章,180386的主要特性 （1）提供32位指令，支持8位、16位和32位数据类型。 （2）提供32位外部总线接口，最大数据传输率32 Mbit/s。 （3）具有片内集成存储器管理部件（MMU），支持虚拟存储和特权保护。 （4）具有实地址、保护和虚拟8086共3种工作方式。 （5）可直接寻址4GB物理存储空间，虚拟存储空间达64 TB。 （6）配用80287、80387数值协处理器可支持高速数值处理。 （7）时钟频率12.5 MHz、16 MHz、20 MHz、25 MHz和33 MHz等。,典型微处理器,73,第2章,2.80386的内部结构 内部结构如图2-14所示。 由总线接口部件、指令预取部件、指令译码部件、控制部件、数据部件、保护测试部件、分段部件和分页部件等组成。,典型微处理器,74,图2-14 80386CPU的内部结构框图,75,第2章,2-5-2 80486微处理器 1989年4月，Intel公司推出80486，采用1m CHMOS工艺，芯片内集成120万个晶体管，时钟频率25 MHz50 MHz。 80486在80386原有6个部件基础上又新增高性能浮点运算部件（FPU）和高速缓冲存储器（Cache）两个部件。,典型微处理器,76,第2章,典型微处理器,180486的主要特性 （1）在CISC技术基础上，首次采用RISC技术，有效地减少指令时钟周期个数。 （2）芯片上集成部件多。 （3）高性能的设计。 （4）完全的32位体系结构。 （5）增加了多处理器指令，增强了多重处理系统。 （6）具有机内自测试功能。,77,第2章,2.80486的基本结构 80486微处理器的内部结构如图2-15所示，包括总线接口部件、高速缓存（Cache）部件、指令预取、指令译码部件、控制/保护部件、整数部件、浮点运算部件、分段部件和分页部件9个功能部件。 80486将这些部件集成在一块芯片上，除减少主板空间外，还提高了CPU的执行速度。,典型微处理器,78,图2-15 80486CPU内部结构,79,第2章,2-5-3 Pentium系列微处理器 Pentium系列微处理器从Pentium、Pentium Pro、MMX Pentium到Pentium II、Pentium III、Pentium 4等，Intel公司通过改变CPU的工作频率、二级缓存的大小、产品制造工艺等来不断提高微处理器的性能，内部结构和功能也在不断地扩充。,典型微处理器,80,第2章,1. Pentium系列微型计算机的主要特点 （1）高集成度。 （2）时钟频率高。 （3）数据总线带宽增加。 （4）片内采用分立的指令Cache和数据Cache结构。 （5）采用RISC型超标量结构。 （6）高性能的浮点运算器。 （7）双重分离式高速缓存。,典型微处理器,81,第2章,（8）增强了错误检测与报告功能。 （9）64位数据总线。 （10）分支指令预测。 （11）常用指令固化及微代码改进。 （12）具有实地址方式、保护方式、虚拟8086方式及SMM系统管理方式。 （13）软件向上兼容80386/80486。,典型微处理器,82,第2章,2. Pentium微处理器的内部结构 Pentium微处理器主要部件包括总线接口部件、指令高速缓存器、数据高速缓存器、指令