组合电路教学课件PPT.ppt

第三章 组合逻辑电路,逻辑电路,组合逻辑电路,时序逻辑电路,现时的输出仅取决于现时的输入,除与现时输入有关外还与原状态有关,y1=f1(x1,x2xn-1,xn),ym=fm(x1,x2xn-1,xn),.,例1 : 已知逻辑电路，分析该电路的功能。,3.1 组合逻辑电路的一般分析与设计,3.1.1 组合逻辑电路的一般分析,分析：已知电路逻辑功能,解：(1).,(2).,(3).二变量异或电路,例2. 已知逻辑电路，分析该电路的功能。,解：(1).写逻辑表达式,(2).列真值表,3.1.1 组合电路的一般分析,3.1.2 组合逻辑电路的设计,设计：逻辑命题、函数功能 逻辑电路,步骤：(1).确定输入变量和输出变量； (2).列出相应的真值表； (3).由真值表求出逻辑表达式 (4).按照设计要求进一步变换表 达式，并画出逻辑电路图。,3.1.2 用门电路设计组合逻辑电路,例1：设计三人表决电路（a、b、c）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,(2)卡诺图,解：(1)真值表,(3). 画出逻辑电路图,当命题有特殊要求时: 用与非门设计 : 与非-与非式 用或非门设计: 或非-或非式 用与或非门设计: 与或非式,3.1.2 用门电路设计组合逻辑电路,例3-3. 某微处理单元（mcu）的标志寄存器含有两个进位标志位：进位标志位c置1时表示累加器进行二进制数加法运算产生了进位（溢出）；半进位标志位y置1时表示累加器进行8421bcd加法运算产生了进位。根据上述原理，设计一个4位累加器半进位标志位的逻辑电路。,解：(1)真值表,用与非门实现,用或非门实现,用与或非门实现,3.2 常用组合逻辑电路及中规模集成器件,加法器 编码器 译码器(数据分配器) 数据选择器 数据比较器 奇偶校验,2、多位加法器,1、一位加法器,3、加法器的扩展,3.2 常用组合逻辑电路及中规模集成器件,3.2.1 加法器,一位半加器,一位全加器,逐级进位,超前进位,3.2.1 加法器,1、 一位加法器,真值表,输入,输出,加数,加数,a,b,和,向高位的进位,s,co,表达式,逻辑图,a,b,s,co,0 0,0 1,1 0,1 1,0,1,1,0,0,0,0,1,（1） 一位半加器,引例：a=1101, b=1001, 计算a+b,1 1 0 1,1 0 0 1,+,0,1,1,0,1,0,0,1,1,：带进位加，产生和与进位。,真值表,表达式,逻辑图,逻辑符号,（2） 一位全加器,低位来的进位,ci-1,ci,co,2、多位加法器,（1）串行进位加法器,a3a2a1a0+b3b2b1b0 = s3s2s1s0,2、多位加法器,c、无论多么复杂的组合逻辑，都可以写为与或式。理论上都可用三级门实现（第1级取得反变量，2级与，3级或）,输入：a0a3，b0b3，c0-1 输出：s0s3，c3 中间量：c0，c1，c2,a、逐位进位，是按照普通加法运算的一惯思路得到的一种设计方案。,b、组合电路，输入确定了，输出s1，2，3和c3就可唯一确定，并不需要等前一级的ci就可以确定。因为ci只是中间变量，而不是输入变量。,2、多位加法器,74ls283,3.2.1 加法器,3、加法器的扩展,当运算数位较多时，可将多个加法器级联起来，扩展运算的位数。,a7a6a5a4a3a2a1a0+ b7b6b5b4b3b2b1b0 = s7s6s5s4s3s2s1s0,3.2.2 编码器,编码器：将某种特定含义的信号变换成用二进制代码表示,例如,0,1,2,3,4,5,6,7,8,9,编 码 器,y3,y2,y1,y0,约束条件：在同一时刻i0i9中最多只有一个为1，其余为0,普通4 键编码器,y1的k图 y0的k图,约束条件：在同一时刻 i0i3中最多只有一个为 1，其余为0,高优先4键编码器,y1的k图 y0的k图,输入低电平有效的键控编码器,符号,8输入高位优先编码器,2、集成优先编码器 74ls148,总定性符号hpri/bin;,互联关联 z ; 使能关联 en； 或关联 v；,输入端的0,1,2,3,4,5,6,7; 输出端的4,2,1;,输入与输出的取反问题;,是一个管脚;,2、集成优先编码器 74ls148,四种情况的例题,3、编码器的扩展,优先：,例：,用两片8线-3线优先编码器扩展成16线-4线的优先编码器：高位片(1)选通输出端ys与低位片(2)选通输入端 相连,3.2.3 译码器 / 数据分配器,译码是编码的逆过程，即将某二进制翻译成电路的某种状态。,2线-4线译码器,3.2.3 译码器,3线-8线译码器 74ls138,控制选通信号,= 1 0 0,3.2.3 译码器,双2线-4线译码器 74ls139,bin/qur,74ls139组成3线-8线译码器,3、译码器的扩展,3.2.3 译码器,两个74ls138组成4线-16线译码器,bin/qur,3.2.3 译码器,4、译码器用作数据分配器,分配器示意图,数据d被送到地址所指的输出端,由译码器实现分配器,例如：欲将数据d送到 ，则使 d=0 则 =0 ； d=1 则 =1,1,323 译码器,5、数字显示译码器,二-十进制编码,显示译码器,显示器件,在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。,323 译码器,5、数字显示译码器,（1）数码显示管,七段数码管,a,b,c,d,e,f,g,七段译码器74ls47（输出低电平有效）和段译码原理,（2）显示译码驱动器,(共阳极数码管),bcd-七段显示译码器sn74ls47功能表,七段译码器74ls47（输出低电平有效）,（2）显示译码驱动器,时，数码管七段应该全亮。用来测试数码管发光段好坏,时，若本位应显示0，则不显示,时所有的段不显示。测试数码管是否能全灭,且本位应显示0时，,利用 和 实现灭0显示,例： 0200.080显示为200.08,时，若本位应显示0，则不显示,时所有的段不显示。测试数码管是否能全灭,且本位应显示0时，,3.2.4 数据选择器（mux）,注意与数据分配器的区别,数据分配器,1、常用的数据选择器器件,双四选一数据选择器ct74153,3.2.4 数据选择器（mux）,八选一数据选择器ct74151,g 与关联,3.2.4 数据选择器 （mux）,2、数据选择器的扩展,用ct74153实现八选一数据选择器,1、一位比较器,3.2.6 数据比较器,：比较两个二进制数的大小,a,b,2、四位比较器ct74ls85,3.2.6 数据比较器,y1(ab) y3(ab) y2(ab),3、数据比较器的扩展,3.2.6 数据比较器,3.2.7 奇偶产生校验器,功能： 检测输入数据中的1个数, 产生奇偶校验码和及进行奇偶检验,即：奇数个1异或=1，偶数个1异或=0,ct74180,检测输入数据中1的个数，在e和o输出相应的结果 。,输入 与 应互补 输出e与o应互补,3.2.7 奇偶产生校验器,2k 表示 b0 b7 中若有偶数个1,则运算为1; 奇数个1则运算为0 . ( ),3.2.7 奇偶产生校验器,数据 d7d0,校验线,通过检测所传输的数据中1 的个数，检测数据在传输过程中有无错误发生,3.2.7 奇偶产生校验器,发送端： 当b7b0有奇数个1，则180的输出端o=0； 当b7b0有偶数个1，则180的输出端o=1；,2. 接收端： o=1，表明传输正确 o=0，表明传输有误,用ct74180构成的奇校验系统,传输线路上有奇数个1,加法器 编码器 译码器/数据分配器,数据选择器 比较器 奇偶产生/校验器,3.3 用中规模集成器件设计组合逻辑电路,1、利用数据选择器,2、利用译码器,3、利用加法器,例1：用八选一数据选择器实现逻辑函数：,解：,令 a2=a、a1=b、a0=c； d0=d1=d3=d7=0， d2=d4=d5=d6=1,3.3.1、利用数据选择器实现组合逻辑函数,d2=1,d4 =1,d5 =1,d6 =1,cba,例2：将八选一数据选择器接成二变量异或门：,接法1：,3.3.1 、利用数据选择器实现组合逻辑函数,* 注意多余地址端的处理,接法2：,接法n：,接法3：,101,011,001,111,例3：用数据选择器扩展法实现函数：,解：用2线-4现译码器和4个8选1数据选择器组成32选1选择器实现,d0,d7,d8,d15,d16,d23,d24,d31,例4：用降维法采用一片8选1数据选择器实现组合逻辑设计,例5：用降维法采用一片8选1数据选择器实现组合逻辑设计,例5的又一解法,3.3.1 利用数据选择器实现组合逻辑函数,总 结,n个地址， n个变量,n个地址，小于n个变量,n个地址，大于n个变量,扩展法,降维法,3.3.2 利用译码器实现组合逻辑,例：用3线-8线译码器实现函数,解：,3.3 中规模组件实现组合逻辑电路,3.3.3 利用全加器,可用于码制变换、奇偶校验、二进制的减法运算、乘法运算等。,例：试用四位全加器完成8421bcd码转换为余3码的码制转换。,解：余3码 = 8421bcd码 + 0011b,3.3 中规模组件实现组合逻辑电路,3.3.4、利用其他组件,3.4 组合逻辑电路的冒险,理想状态: 不考虑输入信号(变量)变化的同步与否; 不考虑器件的延迟等;,实际状态：输入信号变化先后不同、信号传输的路径不同，或是各种器 件延迟时间不同。,冒险现象: 输出波形产生不应有的尖脉冲。,根据冒险的成因,冒险,逻辑冒险：门延迟,功能冒险：信号变化不同步,1、逻辑冒险,: 由于逻辑门的延迟作用而产生的冒险。,当 b = c = 1时，,总有,冒险,注：不是所有变化都产生冒险！,3.4.1 竞争与冒险现象,2、功能冒险,:由于多变量信号不能同时变化而产生的冒险。,冒险,3.4.2 怎样判断冒险,1、对逻辑冒险的判断,从卡诺图中所圈的圈可判断逻辑冒险现象。,状态从mi到mj时，若这两项分属两个合并圈，则可能发生逻辑冒险,从卡诺图上可判断是否会产生功能冒险。,当输入变量abc由011变到110时，如果ac同时变化，不产生冒险 ；,当输入变量abc由011变到110时，如果c先变、a后变，即变化过程为011010110，中间输出一个“0”，产生冒险 ；,当输入变量abc由011变到110时，如果a先变、c后变，即变化过程为011111110，则不产生功能冒险。,2、对功能冒险的判断,