输入输出系统.ppt

第5章 输入输出系统,第5章 输入输出系统,5.1 概述 5.2 微型机与输入输出设备的信息交换 5.3 8259a中断控制器 5.4 dma控制器,5.1 概述,5.1.1 接口电路 5.1.2 输入输出端口 5.1.3 i/o端口的地址译码,5.1.1 接口电路,i/o接口通常应具有下列功能: 数据暂存功能 通信联络功能 地址译码和端口读写功能 数据转换功能 中断管理功能,5.1.2 输入输出端口,通常把接口电路中cpu可以访问的每一个寄存器或控制电路称为一个i/o端口。 1. 端口的分类 数据口： 接收cpu的数据或将外设的数据送往cpu。 状态口： 用来接收反映外设或接口本身工作状态的端口。 控制口： 用来接收cpu发出的各种命令以控制接口和外设操作的端口。 2. i/o端口的编址方式 存储器映像方式 独立编址方式,2. i/o端口的编址方式 存储器映像方式统一编址 将i/o端口当做存储单元，即每个端口占一个存储单元地址，存储器和i/o端口共用统一的地址空间。 优点： 访问内存的指令也可用于访问i/o端口。 缺点：存储器可用空间减少。 独立编址方式 存储器和i/o端口建立两个完全独立的地址空间。 优点： 采用专门的i/o指令，指令简单，需要的硬件控制电路简单，执行速度快。 缺点： i/o指令功能弱、类型单一，需要专设控制i/o读写的引脚信号（如m/io） 。 pc系列微型机采用独立编址方式。,存储器映像方式,独立编址方式,5.1.3 i/o端口的地址译码,下面以ibm pc/xt为例说明系统i/o端口地址的分配及i/o端口地址的译码方法。 ibm pc/xt中使用独立的i/o编址方式。使用a9a0共10位地址，可对210=1024个i/o端口进行寻址。 1. 用门电路设计口地址译码电路 2. 用译码器设计口地址译码电路,1. 用门电路设计口地址译码电路,5.1.3 i/o端口的地址译码,对34eh端口的门电路译码及端口读写控制示意图,mov dx, 34eh in al, dx,mov dx, 34eh out dx, al,1#端口cpu数据线,cpu数据线 2#端口,2. 用译码器设计口地址译码电路,5.1.3 i/o端口的地址译码,对36ch36fh端口的地址译码,74ls138译码器引脚与真值表,接口电路需要多个端口地址的情况,5.2 微型机与输入输出设备的信息交换,5.2.1 无条件传送方式 5.2.2 程序查询方式 5.2.3 中断控制方式 5.2.4 dma方式,5.2.1 无条件传送方式,外设总被认为处于“待命”状态，不需要预先查询外设状态而直接执行in/out指令传送数据。,5.2.2 程序查询方式,接口中除了数据口外，还需要状态口。传输数据前需先读取状态口中的状态标志信息。 1. 查询方式输入,查询式输入流程,查询式输入的程序段： scan: mov dx, 状态口地址 in al, dx test al, 80h jz scan mov dx, 数据口地址 in al, dx,查询式输入接口电路,scan: mov dx, 状态口地址 in al, dx test al, 80h jz scan mov dx, 数据口地址 in al, dx,in 状态,in 数据,2. 查询方式输出,5.2.2 程序查询方式,查询式输出流程,scan: mov dx, 状态口地址 in al, dx test al, 1 jnz scan mov al, 数据 out dx, al,查询式输出接口电路,scan: mov dx, 状态口地址 in al, dx test al, 1 jnz scan mov al, 数据 out dx, al,in 状态,out 数据,5.2.3 中断控制方式,程序查询方式：cpu为主控方，cpu主动查询接口状态。 中断控制方式：外设为主控方，接口主动向cpu提出中断请求。,中断方式输入接口电路,5.2.4 dma方式,dma方式在主存与外设间直接进行数据传送，也称为直接存储器存取方式（direct memory access，dma）。 dma传送方式把外设与内存交换信息的操作与控制交给了dma控制器，简化了cpu对输入/输出的控制。,微型机与输入输出设备的信息交换,无条件传送方式 程序查询方式 中断控制方式 dma方式,5.3 8259a中断控制器,8086的硬件中断机制 8086/8088微处理器的硬件中断有非屏蔽中断请求和可屏蔽中断请求两种。 非屏蔽中断请求：中断类型码由8086/8088内部产生，值为2，没有选择。 可屏蔽中断请求：8086/8088在中断响应周期要从数据总线上读取中断类型码。虽然只有一根可屏蔽中断请求信号，但可以通过向8086/8088提供不同的中断类型码，来实现对不同硬件中断请求的区别响应。 cpu只有一个intr引脚，当系统有多个中断源时怎么办？ 8259a是可编程中断控制器，可以管理8级中断。,8259a引脚图,5.3.2 8259a的内部结构与中断过程 1. intel 8259a的内部结构,8位，可寄存8个中断请求信号，irri对应iri中断请求,寄存中断屏蔽字操作命令字ocw1。当imri=1时，iri的中断请求被屏蔽。,cpu正在执行某些中断服务例程时，与之对应的isri=1。,8位的双向三态缓冲器，由读写逻辑控制其状态和方向，以写入命令字cw或者读取8259a寄存器的值。,通过rd、wr、a0和命令字cw中的标志位选择读写的8259a寄存器。,端口选择,包含有控制逻辑和一组命令字(cw)寄存器。,优先权分析器pr 优先权分析器pr将irri (=1)的优先权与isri的优先权进行分析比较，以确定是否将irri (=1)的中断请求通过int信号提交给微处理器。 如果irri=1，其优先权高于目前isr中=1的各位所表示中断源的优先权，则8259a将int=1，向微处理器提出中断请求；并在微处理器响应该中断请求时将相应的isri=1； 如果irri=1，其优先权等于或者低于目前isr中=1的各位所表示中断源的优先权，则pr暂时不理睬它。,读写控制逻辑 读写控制逻辑接收输入信号cs、rd、wr和a0，对应操作如下：,一片8259a在系统中占用两个口地址。a0=0选择偶地址端口， a0=1选择奇地址端口。,级联缓冲/比较器 一片8259a只能处理最多8个中断源的请求/响应和嵌套控制。 当需要处理多于8个中断源时，就要使用多片8259a来共同完成中断控制。级联缓冲/比较器的作用就是将多片8259a连接成主从树状结构：,8259a引脚图,8259a的中断过程 响应硬件可屏蔽中断的过程,（1）外部设备通过中断请求输入线ir7 ir0使中断请求寄存器irr的相应位置位。 （2）imr管理下，没有被屏蔽的中断请求送给优先权电路判优，优先级最高的中断请求送到控制电路。 （3）控制电路接收到的中断请求向cpu输出int信号。 （4）若cpu是处在开中断状态，则在当前指令执行完以后输出两个中断响应脉冲。 （5）8259a的/inta脚上收到第一个中断响应脉冲信号，将最高优先级所对应的irr位清0，并将对应的isr位置1。,8259a的中断过程 响应硬件可屏蔽中断的过程,（6）8259a收到第二个中断响应信号后向数据总线输出选中的中断源类型码n。 （7）cpu读取该中断向量码，n4，得到中断服务程序入口地址，转入该中断服务程序。 这样一个中断响应周期就完成了。,5.3.3 8259a的中断管理方式,1. 中断触发方式 电平触发方式 iri高电平要维持到8259a收到第1个inta； 在与iri相应的isri=0（中断服务结束）之前，iri应当恢复为低电平，否则8259a会认为iri又出现1次中断请求。 边沿触发方式 低电平到高电平的跃变表示有中断请求； 8259a收到第1个inta之前，同一iri不应出现第2次的低电平到高电平的跃变。 在80x86微机系统中采用边沿触发方式。,2. 中断屏蔽方式 常规屏蔽方式 当imri=1时，8259a就屏蔽iri的中断请求。 特殊屏蔽方式 8259a只自动屏蔽与cpu正在进行中断服务的中断源同级的中断请求。 允许较低或较高级别的中断源中断正在执行的服务程序。 在80x86微机系统中采用常规屏蔽方式。,3. 中断优先级管理方式 完全嵌套方式 固定优先级 8259a的每个iri的优先级是固定的，ir0最高，ir7最低。 优先级循环方式 8259a的每个iri的优先级是动态的，刚被cpu服务过的中断源，其优先级降为最低。 在80x86微机系统中采用完全嵌套方式。,4.中断结束方式 自动eoi方式 8259a在接收到第2个inta信号时，自动将isri=0。 isri=0时中断服务尚未开始，若此时iri=1，8259a将向cpu发出中断请求，从而出现同级中断服务嵌套的情况。 此方式下，中断服务程序必须在关中断的前提下执行。 常规eoi方式 在中断服务程序中iret指令之前，使用ocw2中的常规eoi命令，使isri=1的位中优先权最高的isri=0。 在完全嵌套方式下应使用常规eoi方式结束中断。 特殊中断方式 在中断服务程序中执行iret指令之前，使用操作命令字ocw2中的特殊eoi命令，指明具体的isri=0 。 在特殊屏蔽方式下应使用特殊中断方式结束中断。,4.中断结束方式 优先级循环的中断结束 自动eoi，优先级循环方式 向8259a写入操作命令字ocw2中的“设置自动eoi，优先级循环”命令。 8259a在接收到第2个inta信号时，自动将isri=0，并完成优先级循环。 常规eoi，优先级循环方式 iret指令之前，向8259a写入ocw2中的“常规eoi，优先级循环”命令。 特殊eoi，优先级循环方式 iret指令之前，向8259a写入ocw2中的“特殊eoi，优先级循环”命令。 在80x86微机系统中采用常规中断结束方式。,4.中断结束方式,自动结束方式 自动eoi方式 非自动结束方式 常规eoi方式 特殊中断方式 自动eoi，优先级循环方式 常规eoi，优先级循环方式 特殊eoi，优先级循环方式,5. 总线连接方式 缓冲方式 8259a与系统总线之间，如果存在总线缓冲器，则8259a应当工作于缓冲方式。 sp/en信号工作于输出状态，用于选通总线缓冲器。 非缓冲方式 在8259a与系统总线之间不存在总线缓冲器，8259a直接与系统总线相连，则8259a应当工作于非缓冲方式。 sp/en信号工作于输入状态，用来表明8259a工作于主片抑或从片。,8259a的中断管理方式,8259a的控制命令字 8259a的控制命令字分为两类：初始化命令字icw和操作命令字ocw。 初始化命令字用于指定8259a的工作方式，共有icw1icw4 4个。在初始化8259a时，初始化命令字设置一次即不再改变。 操作命令字用于改变8259a的操作模式，共有ocw1 ocw3 3个。操作命令字根据中断的不同情况改变8259a的操作模式，没有写入次数的限制。,1. 8259a的初始化命令字icw1icw4 一片8259a有两个口地址，由a0确定，各命令字写入的端口是固定的。 初始化命令字写入8259a要依照icw1、icw2、 icw3、icw4的顺序写入。 （1）icw1,icw1,偶地址端口,对8086/8088系统无意义,icw1的标志位,中断触发方式 =1为高电平触发，=0为上升沿触发,=1 单片， =0 级联。,=1 要写入icw4， =0 不写入icw4。8086/8088系统必须写入icw4。, icw2写入8259a的a0=1的端口，并且在icw1写入8259a 之后写入，不能缺失。 对于8086/8088系统，icw2是中断类型码，d7d3由用户确定。d2d0由8259a确定：对应ir0ir7为000111。,icw2,（2）icw2, 当8259a级联使用时，icw1的sngl=0，此时需要向8259a写入icw3。 icw3写入奇地址端口，在icw2写入8259a 之后写入。 写入主8259a的icw3，si=1，表示iri连接从8259a的int信号；而si=0，则表示iri未连接从8259a。 写入从8259a的icw3，d7d3无意义，id2id0为该8259a的int信号连接到主8259a的iri的编码：000对应ir0，111对应ir7。,（3）icw3,级联方式使用，否则不写icw3,当icw1的ic4=1时，需要向8259a写入icw4。 icw4写入奇地址端口，在icw2或icw3之后写入8259a。,（4）icw4,icw4的标志位,8259a初始化流程图,2. 8259a的操作命令字ocw1ocw3 操作命令字用于改变8259a的操作模式。对于不同的操作命令字，8259a是按照写入不同的地址和不同的标志位来区分的，因此操作命令字没有写入顺序。,ocw1,（1）ocw1, 操作命令字ocw1是中断屏蔽字，写入中断屏蔽寄存器imr。mi=1，则imri=1，iri被屏蔽。 ocw1写入8259a的a0=1的端口，在icw写入8259a 之后写入，并且可以多次随时写入8259a，即随时可以改变中断屏蔽寄存器imr的当前值。,（2）ocw2,ocw2的标志位,sl=1时有效,中断结束命令字,例：r、sl、eoi=111，l2l0=101，表示什么操作？ 将isr5清0，结束ir5的中断处理，指定ir5为最低优先级。,（3）ocw3,ocw3的标志位,在中断查询方式下，cpu通过ocw3的d2 =1读取中断状态字，从而确定是否有中断请求，和中断源的编码 。,d7=0，无中断请求； d7=1，有中断请求。,组合表示中断源的编码,对偶地址端口执行in指令,8259a的初始化编程,在中断系统进入正常运行之前，系统中的每一个8259a都必须进行初始化。 初始化就是将初始化命令字按固定的顺序写入8259a的指定端口以设定8259a的相应工作方式。,8259a的初始化流程,在pc/at微型计算机系统中，使用了2片8259a来管理多达15个外部硬件中断源。系统分配给主8259a的端口地址为20h/21h，分配给从8259a的端口地址为a0h/a1h。 中断触发方式：上升沿触发； 中断屏蔽方式：常规屏蔽； 中断优先级管理方式：固定优先权完全嵌套，优先权顺序：主ir0、ir1、从ir0ir7、主ir3ir7； 中断结束方式：非自动eoi，常规结束命令； 总线连接方式：非缓冲方式。,在bios中，分别对主从两片8259a进行了初始化编程。 主8259a初始化编程： mov al, 11h ; icw1 out 20h, al ;上升沿触发, 级连, 有icw3, 有icw4 jmp $+2 ; 延时 mov al, 8 ; icw2 out 21h, al ; 中断类型码为815 jmp $+2 ; 延时 mov al, 4 ; icw3 out 21h, al ; 主8259a的ir2接有从8259a jmp $+2 ; 延时 mov al, 1 ; icw4 out 21h, al ; 特殊嵌套, 非缓冲方式, 非自动eoi jmp $+2 ; 延时,从8259a初始化编程： mov al, 11h ; icw1 out 0a0h, al ; 上升沿触发, 级连, 有icw3, 有icw4 jmp $+2 ; 延时 mov al, 70h ; icw2 out 0a1h, al ; 中断类型码为70h77h jmp $+2 ; 延时 mov al, 2 ; icw3 out 0a1h, al ;从8259a的int接主8259a的ir2 jmp $+2 ; 延时 mov al, 1 ; icw4 out 0a1h, al ; 完全嵌套, 非缓冲方式, 非自动eoi jmp $+2 ; 延时,5.3.5 可屏蔽中断与非屏蔽中断,cpu在每一条指令的最后一个时钟周期检测intr和nmi引脚。intr引发可屏蔽中断；nmi引发非屏蔽中断。 非屏蔽中断优先级高于可屏蔽中断，dma请求优先级高于非屏蔽中断。 cpu响应中断请求需满足一定的条件。,5.3.6 可屏蔽中断的硬件结构,主从8259a均按“固定优先级”方式管理中断源，优先权顺序：主ir0、ir1、从ir0ir7、主ir3ir7。,286以上微机系统的可屏蔽中断硬件结构,因为主从8259a都工作于常规eoi方式, 所以在中断服务程序结束前，应当向8259a写入eoi命令。 如果是主8259a的中断结束，则应执行以下指令： mov al, 20h ; ocw2 out 20h, al ; 常规eoi命令 iret ; 中断返回 如果是从8259a中ir0ir7的中断服务程序，则 mov al, 20h ; ocw2 out 0a0h, al ; 常规eoi命令, 从8259a,在一个8086系统中，使用两片8259a中断控制器组成主从级联结构，主片的ir2与从片的intr相连，主片工作于特殊完全嵌套方式，主、从两片8259a均采用常规命令eoi方式。主片的端口地址为master，从片的端口地址为slave。从片8259a中断服务程序返回之前的程序段如下所示，写出该程序段每条指令的注释。 mov al, 20h out slave, al； mov al, 0bh out slave, al； in al, slave； or al, al； jnz return； mov al, 20h out master, al； return: iret,写ocw2，使isr相应位复位，通知从8259a本次中断结束,写ocw3，表示要读从8259的isr,读从8259的isr,判断isr=0？,若不为0，表明从8259还有未处理完毕的中断服务,若从片isr=0，向主8259a写ocw2，结束ir2的中断,5.3.7 硬件中断和软件中断的区别,1. 相同点 无论响应哪种中断，cpu先要把现行程序的断口地址压入堆栈，然后根据中断类型码转入中断服务程序。 2. 区别 1）中断的引发方式不同。 硬件中断：intr或nmi引脚 软件中断：执行“int n”指令 2）cpu获得中断类型码的方式不同。 可屏蔽中断类型码由8259a提供，软件中断由指令给出。 3）cpu的响应条件不同。 可屏蔽中断受if限制。 4）中断处理的结束方式不同。 可屏蔽中断需要向8259a发中断结束命令。再执行iret。,5.4 dma控制器 8086/8088微处理器通过hold/hlda信号与dma控制器应答，交接总线控制权，完成dma过程。,dma传送的过程？,1. dma传送的简单过程 i/o端口向dmac发送dma请求，请求传送数据。 dmac向cpu发出总线请求，请求取得总线控制权。 cpu在执行完当前指令的总线周期后，向dmac发出总线响应信号，并脱离三总线处于等待状态。 dmac收到总线响应信号后，向i/o端口发出dma响应信号，并由dmac接管总线控制权。 在dmac控制之下， i/o端口与存储器之间dma传送。 dma传送结束，cpu重新控制总线。 2. dma传送的特点 dma传送的速度比中断方式快。 dma传送的响应速度比中断响应快。 实现dma传送的硬件电路比中断方式复杂。,8237a内部结构,8086/8088微处理器的可编程dma控制器intel 8237a,结构同通道0,结构同通道0,结构同通道0,8237a是可编程的dma控制器，一片8237a内部有4个独立的dma通道。每个通道传送的最大字节数为64kb。 8237a内部有两类可编程寄存器，一类是4个通道共用的8位寄存器；另一类是各个通道专用的寄存器。 共用的寄存器有：控制寄存器、方式寄存器、状态寄存器、请求寄存器、屏蔽寄存器和暂存寄存器。 通道专用寄存器有：方式寄存器（6位），请求触发器（1位），屏蔽触发器（1位），基地址寄存器（16位），当前地址寄存器（16位），基本字节寄存器（16位），当前字节寄存器（16位）。,控制寄存器：规定8237a所有dma通道的共同特性。,dma应答信号,dma请求信号,扩展写信号比正常时序提前一个时钟周期出现,固定优先级：通道0通道3优先级由高到低,正常时序：一次dma传送需4个时钟周期 压缩时序：一次dma传送需2个时钟周期,（2）方式寄存器：指定通道的工作方式。,写入方式命令字后，8237a根据d1d0位的编码将高6位写入相应通道的方式寄存器。,校验传送：不传送数据，寄存器照样增1或减1。 读传送：存储单元i/o端口 写传送： i/o端口存储单元,当前地址寄存器,单字节传送方式 传送一个字节。 块传送方式 块传送方式由一个dma请求启动传送一个数据块，在整个数据传送期间，系统总线一直被dmac所控制。 请求传送方式 类似块传送，是连续传送，每传送一个字节则检测dreq，若不再有效则暂停传送。 级联方式 多个8237a进行级联时，将其中一个dmac作为主片，其他作为从片。,8237a的4种传送方式,（3）基地址寄存器和当前地址寄存器 每1个dma通道都各有1个16位的基地址寄存器和1个16位的当前地址寄存器，用于保存dma传送的存储区首地址和传输过程中的当前地址。 基地址寄存器的内容由微处理器写入之后不会改变；当前地址寄存器的内容在写入基地址寄存器或者在自动重装时，复制基地址寄存器，并在dma每传送1个字节之后，调整当前地址寄存器的内容（1）。 因为每个通道只有1个基地址寄存器和1个当前地址寄存器，因此，存储器到存储器传送方式需要占用2个dma通道。,（4）基本字节寄存器和当前字节计数器 每1个dma通道都各有1个16位的基本字节寄存器和1个16位的当前字节计数器，用于保存dma欲传送的字节数和当前尚未传送的字节数。 基本字节寄存器的内容由微处理器写入之后不会改变；当前字节计数器的内容在写入基本字节寄存器或者在自动重装时，复制基本字节寄存器，并在dma每传送1个字节之后，调整当前字节计数器的内容(1)。 当计数器减至1(ffffh)时，表明欲传送的字节已经全部传送完毕，此时eop引脚输出低电平，通知io接口电路，dma传送完成。,（5）状态寄存器：微处理器可以通过in指令读取8237a各个通道的状态。 （6）暂存器：8237a工作在存储器到存储器传送方式下，暂存器保存从源单元读取的数据，然后再将它写入目标单元。因此要耗费2个总线周期。 8237a只有1个控制寄存器、 1个状态寄存器和1个暂存器。,（7）请求寄存器：每1个dma通道都有1个1位的请求触发器，根据请求寄存器的值设置该通道的软件dma请求。 （8）屏蔽寄存器：每1个dma通道都有1个1位的屏蔽寄存器，可屏蔽该通道的dma请求（包括硬件请求和软件请求）,8237a内部结构,8086/8088微处理器的可编程dma控制器intel 8237a,8237a的引脚功能, clk(i)：时钟信号,控制8237a内部的操作和数据传输率。 cs(i)：片选信号，低电平有效。 reset(i)：复位信号，高电平有效时将屏蔽寄存器置1，禁止所有的dma请求，其他寄存器清0。 ready(i)：就绪信号，8237a在进行数据传输时检测ready信号，如果为无效（低电平），则当前时钟状态为sw。 dreq0dreq3(i)：dma请求信号,由io接口电路向8237a提供。 dack0dack3(o)：dma响应信号,输出至io接口电路。 hrq(o)：输出给cpu的总线请求信号，高电平有效。 hlda(i)：总线响应信号，高电平有效， 微处理器通知8237a接管总线控制权的信号。, db7db0(io，三态)：时分复用信号，与系统总线相连。微处理器使用io指令通过db7 db0访问8237a的各寄存器；在dma传送期间, db7db0输出存储器地址高8位a15a8。 a3a0(io，三态)：时分复用信号，与系统总线相连。微处理器通过地址线a3a0访问8237a中不同的寄存器；在dma传送期间, a3a0输出存储器地址低4位。 a7a4(o)：dma传送期间，a7a4输出存储器地址，与a3a0一起构成存储器地址低8位。 adstb(o)：地址锁存信号，高电平有效。在dma传送期间，用于锁存存储器地址高8位db7db0。 aen(o)：地址允许信号，高电平有效。在dma传送期间，用于控制地址锁存器输出存储器地址高8位。, memr(o，三态)：存储器读信号，低电平有效。 dma传送期间，memr控制存储器读操作。 memw(o，三态)：存储器写信号，低电平有效。 dma传送期间，memr控制存储器写操作。 ior(io，三态)：io读信号，低电平有效。微处理器控制ior对8237a进行读操作。在dma传送期间，8237a控制io端口的读操作。 iow(io，三态)：io写信号，低电平有效。微处理器控制iow对8237a进行写操作。在dma传送期间，8237a控制io端口的写操作。 eop(io)：dma结束信号，低电平有效。 8237a控制该信号通知外设dma传送过程结束;在dma传送期间， 外设也可以通过该信号请求8237a中断dma传输。,8237a的初始化编程 reset命令：软件命令； 基地址写入基地址寄存器：各通道分别写入； 传输字节数基本字节寄存器：各通道分别写入; 方式字写入方式寄存器：各通道分别写入； 控制字写入控制寄存器； 屏蔽字写入屏蔽寄存器； 如果需要软件dma请求，则写入请求寄存器； 8237a的初始化编程顺序并不严格，因为软件reset命令已将各通道的屏蔽寄存器置1，屏蔽了各通道的dma请求，所以只要先写reset命令，最后写屏蔽寄存器即可。,5.4.3 8237a在pc机中的应用 286以上微机系统使用两片8237a（dmac1和dmac2）级联，提供7个dma通道（ch0ch3、ch5ch7）。 两片如何级联？ 优先级？,8237a在pc机中的应用,对8237a的编程主要是对8237a中的控制寄存器、各通道中的方式寄存器、请求寄存器、屏蔽寄存器、基地址寄存器和基本字节寄存器的写操作，和对8237a的命令设置操作，以及对状态寄存器、暂存器和各通道中寄存器的读操作。 在pc机中dma传送的特点： 禁止存储器到存储器的dma传送，允许dma读写传送； 使用正常时序； 固定优先级； 不扩展写信号； dreq高电平有效，dack低电平有效。,8237a的编程与软件命令,地址8写操作,地址8读操作,本章小结,5.1 概述 接口电路 输入输出端口：接口中cpu可以访问的寄存器或控制电路 分数据口、状态口、控制口三类 有统一编址和独立编址两种编址方式 i/o端口的地址译码：可用门电路或译码器设计 5.2 微型机与输入输出设备的信息交换 无条件传送方式 程序查询方式：cpu为主控方，cpu主动查询接口状态。 中断控制方式：外设接口主动向cpu提出中断请求。 dma方式：直接存储器存取,本章小结,5.3 8259a中断控制器 处理硬件可屏蔽中断 其中断控制管理