[工学]第三章 组合逻辑电路.ppt

组合逻辑电路的特点 组合逻辑电路分析和设计 典型组合电路分析和设计 组合逻辑电路的竟争冒险,内容：,第三章 组合逻辑电路,3.1 组合逻辑电路的特点,组合电路框架图,输出：,1 逻辑功能特点：,2 电路结构特点：,（1） 由常用的门电路组合而成； （2） 无反馈连接和存储信号的记忆元件。,二、 组和电路的功能表示方法： 真值表、卡诺图、逻辑表达式及时间图。,任何时刻电路的输出状态，仅决定于该时刻电路各个输入 状态，而与该时刻之前的状态无关。,三 、组和电路分类 按逻辑功能特点： 加法器、比较器、编译器、译码器等 按使用的基本开关元件： CMOS、TTL等。 按集成度不同： SSI、MSI、LSI、VLSI,3.2 组合逻辑电路的分析和设计,组合逻辑电路的分析,组合逻辑电路的设计,3.2.1 组合逻辑电路的分析,由给定组合电路的逻辑图出发，分析其逻辑功能所要遵循的基本步骤。,分析方法： （1）根据给定的逻辑图写出输出函数的逻辑表达式； （2）进行化简，求出输出函数的最简与或表达式； （3）写真值表； （4）综述其功能；,例1：试分析如下组合逻辑电路,逻辑图,逻辑表达式,1,1,从输入到输出逐级写出,最简与或表达式,2,化简,2,3,真值表,3,4,电路的逻辑功能,当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。,4,例2：试分析图所示逻辑电路的功能。,逻辑表达式,最简与或表达式,真值表,用与非门实现,电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。,电路的逻辑功能,例3：试分析图3-4所示逻辑电路的功能。, 写出逻辑表达式, 列出真值表, 确定逻辑功能,由表看出， A1A0=00时，F=D0； A1A0=01时，F=D1； A1A0=10时，F=D2； A1A0=11时，F=D3。,电路具有选择数据输入功能。,3.2.2 组合逻辑电路的设计,步骤：,根据要求设计出实际逻辑电路,1、进行逻辑抽象： 分析、设定变量、状态赋值、列真值表；,2、进行化简： 利用卡诺图化简； 利用公式法化简；,3、画逻辑图： 变换最简的表达式，画出逻辑图。,例1：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。,设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y。用1表示成功，0表示不成功。,1,1,1,例3-5 某工厂有A、B、C三个车间，各需电力10KW，由厂变电所的X，Y两台变压器供电。其中X变压器的功率为13KVA（千伏安），Y变压器的功率为25KVA。为合理供电，需设计一个送电控制电路。控制电路的输出接继电器线圈。送电时线圈通电。不送电时线圈不通电。线圈动作电压12V，线圈电阻300欧。,设A、B、C为输入变量，X、Y为输出逻辑函数。 A、B、C工作用1表示，不工作用0表示；送电用1表 示，不送电用0表示。 则三个车间的工作情况及变压器是否供电，列于表 中。(一个车间工作时，X供电，两个车间工作时，由 Y供电，三个车间同时工作时，X、Y同时送电)。,画逻辑图,3.3 编码器,实现编码操作的电路称为编码器。,3.3.1 二进制编码器,1、3位二进制编码器,编码：用文字、符号和数字表示特定对象的过程。,用N位二进制代码对N=2N个信号进行编码的电路。,输入8个互斥的信号输出3位二进制代码,真值表,逻辑表达式,逻辑图,3.3.2、3位二进制优先编码器,在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。,设I7的优先级别最高，I6次之，依此类推，I0最低。,真值表,逻辑表达式,逻辑图,8线-3线优先编码器,如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。,3、集成3位二进制优先编码器,集成3位二进制优先编码器74LS148,二 二-十进制编码器,1. 8421 BCD码编码器,输入10个互斥的数码输出4位二进制代码,真值表,逻辑表达式,逻辑图,2、8421 BCD码优先编码器,真值表,逻辑表达式,逻辑图,3、集成10线-4线优先编码器,3.3.2 译码器,一 二进制译码器,设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。,二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。,把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。,1、3位二进制译码器,真值表,输入：3位二进制代码 输出：8个互斥的信号,逻辑图,2、集成二进制译码器74LS138,二 二-十进制译码器,1、8421 BCD码译码器,把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。,真值表,逻辑图,、集成8421 BCD码译码器74LS42,三 显示译码器,用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。,1、数码显示器,b=c=f=g=1，a=d=e=0时,c=d=e=f=g=1，a=b=0时,共阴极,真值表,共阴极LED,a的卡诺图,b的卡诺图,c的卡诺图,d的卡诺图,e的卡诺图,f的卡诺图,g的卡诺图,逻辑表达式,逻辑图,七段显示译码器7448引脚排列图,灯测试输入,灭零输入,灭灯输入灭零输出,RBI和RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示,0 0 0 6 7 . 9 0 0,图 用7448驱动BS201的连接方法,四、译码器的应用,例4.3.3：试用3线8线译码器74HC138设计一个多输出的组合逻辑电路。输出逻辑函数式为,解：,化为最小项之和的形式：,当S1=1, S2=S3=0时,令A2=A, A1=B, A0=C ,则,画电路图,RBI和RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示,0 0 0 6 7 . 9 0 0,3.2 加法器和数值比较器,能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。,加数,本位的和,向高位的进位,3.2.1 加法器,1 半加器,2、全加器,能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。,Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。,全加器的逻辑图和逻辑符号,用与门和或门实现,用与或非门实现,再取反，得：,实现多位二进制数相加的电路称为加法器。,（1)、串行进位加法器,3 加法器,构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。,特点：进位信号是由低位向高位逐级传递的，速度不高。,(2)、并行进位加法器（超前进位加法器）,进位生成项,进位传递条件,进位表达式,和表达式,超前进位发生器,集成二进制4位超前进位加法器,3.2.2 数值比较器,用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。,一 1位数值比较器,设AB时L11；AB时L21；AB时L31。得1位数值比较器的真值表。,逻辑表达式,逻辑图,2.3.2 4位数值比较器,真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A与B的比较结果，AB、AB和A=B。 A与B是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号 L1(AB)、L2(AB)、和L3(AB)分别表示本级的比较结果。,说明：,逻辑图,集成数值比较器,TTL级联扩展,TTL电路：最低4位的级联输入端AB、 AB和A=B 必须预先分别预置为0、0、1。,CMOS电路：各级的级联输入端AB必须预先预置为0 ，最低4位的级联输入端AB和A=B 必须预先预置为0、1。,CMOS级联扩展,3.4 数据选择器和分配器,在多路数据传送过程中，能够根据需要将其中任意一路 挑选出来的电路,3.4.1 数据选择器,一 4选1数据选择器,输入：4路数据：D0、D1、D2、D3；选择控制：A1、A0。,输出：Y,真值表,地址变量,输入数据,由地址码决定从路输入中选择哪路输出。,逻辑表达式,逻辑图,二 集成数据选择器,集成双4选1数据选择器74LS153,集成8选1数据选择器74LS151,选择器被禁止，无论地址码是什么，Y总是等于0,74LS151的真值表,数据选择器的扩展,用数据选择器实现逻辑函数,典型组合电路(五）-数据分配器,组合电路竞争冒险,内容：,3.4.2 数据分配器,能够将1个输入数据，根据需要传送到m个输出端中的任 何一个输出端的电路。 数据分配器只有一个输入端，m个输出端。,数据分配器示意框图：,1路-4路数据分配器,由地址码决定将输入数据送给哪路输出。,真值表,地址变量,输入数据,逻辑表达式,逻辑图,解：,化为最小项之和的形式：,常用组合逻辑电路的应用,例1 试用3线8线译码器74HC138设计一个多输出的组合逻辑电路。输出逻辑函数式为,当S1=1, S2=S3=0时,令A2=A, A1=B, A0=C ,则,画电路图,例2 用数据选择器设计组合逻辑电路,步骤： 1.列出所求逻辑函数 的最小项表达式。 2.根据上述函数包含的变量数，选定数据选择器。 3.对照比较所求逻辑函数式和数据选择器的输出表达式确定选择器输入变量的表达式或取值。 4.按照求出的表达式或取值连接电路，画电路连线图。,确定数据选择器,确定地址变量,2,1,n个地址变量的数据选择器，不需要增加门电路，最多可实现n1个变量的函数。,3个变量，选用4选1数据选择器。,A1=A、A0=B,逻辑函数,1,选用74HC153,2,74HC153有两个地址变量。,求Di,3,（1）公式法,函数的标准与或表达式：,4选1数据选择器输出信号的表达式：,比较L和Y，得：,3,画连线图,4,4,解：,例3,对照74HC151输出表达式，求Di,写出最小项表达式,选用8选1数据选择器74HC151，当S=0时， 令A2=A、A1=B 、A0=C,代入上式得：,比较L和Y，得：,画连线图,另解:,写出最小项表达式,选用双4选1数据选择器74HC153其中的一半，当S1=0时，令A1=A、A0=B,代入上式得：,对照74HC153输出表达式，求Di,画连线图,例4（例4.2.2交通灯监视电 路）：,解:取红、黄、绿三盏灯分别用R、A、G表示，设灯亮为“1”，不亮为“0”；故障信号为输出变量用Z表示，规定正常为“0”，不正常为“1”。, 写逻辑函数式,对照74HC153输出表达式，求Di,画连线图,3.7 组合电路中的竞争冒险,一、竞争冒险的概念,在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。,二、竞争冒险的原因,任何一个门电路只要有两个输入信号同时向相反方向变 化，其输出端就有可能产生干扰脉冲。,产生竞争冒险的根本原因：主要是门电路的延迟时间产生的。,干扰信号,1. 加封锁脉冲 在输入信号产生竞争冒险的时间内，引入一个脉冲将可能产生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到来，转换结束后消失。 2. 加选通脉冲 对输出可能产生尖峰干扰脉冲的门电路增加一个接选通信号的输入端，只有在输入信号转换完成并稳定后，才引入选通脉冲将它打开，此时才允许有输出。在转换过程中，由于没有加选通脉冲，因此，输出不会出现尖峰干扰脉冲。,三、消除竞争冒险的方法,3. 接入滤波电容 由于尖峰干扰脉冲的宽度一般都很窄，在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰干扰脉冲。,4. 修改逻辑设计,有圈相切，则有竞争冒险,增加冗余项， 消除竞争冒险,3.5 用数据选择器实现逻辑函数,基本原理,数据选择器的主要特点：,（1）具有标准与或表达式的形式。即：,（2）提供了地址(控制)变量的全部最小项。,（3）一般情况下，Di可以当作一个变量处理。,因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。,基本步骤,确定数据选择器,确定地址变量,2,1,n个地址变量的数据选择器，不需要增加门电路，最多可实现n1个变量的函数。,3个变量，选用4选1数据选择器。,A1=A、A0=B,逻辑函数,1,选用74LS153,2,74LS153有两个地址变量。,求Di,3,（1）公式法,函数的标准与或表达式：,4选1数据选择器输出信号的表达式：,比较L和Y，得：,3,画连线图,4,4,（2）图形法,画出含变量的卡诺图，再画出选择器输出信号的卡诺图， 利用两者相等，求出选择器输入变量的表达式。,画出函数的卡诺图：包括变量C的卡诺图。,真 值 表,B,A,0 1,0 1,含变量C的函数卡诺图,A1,