[理学]微机原理与接口技术【12】.ppt

21:41,微机原理与接口技术,第五章 1,21:41,2,第五章 存储器,一、存储器分类 二、随机存取存储器RAM 三、只读存储器 四、CPU与存储器的连接 五、存储器空间的分配和使用,内 容 提 要,21:41,3,简 介,存储器是计算机的主要组成部分之一，是用来存放程序和数据的部件，存储器表征了计算机的“记忆”功能，存储器的容量和存取速度是决定计算机性能的重要指标。存储器的容量越大，记忆的信息也就越多，计算机的功能也就越强。,21:41,4,存储器的逻辑结构示意图,21:41,5,5-1 存储器分类,21:41,6,存储器分级结构,21:41,7,1内部存储器 内部存储器也称为内存，是主存储器。 功能：存放当前正在使用的或经常使用的程序和数据。 特点：快速存取、容量较小， CPU直接访问（半导体存储器） 容量：受到地址总线位数的限制 8086系统，20条地址线，寻址空间为1M（220）字节； 80386系统，32条地址线，寻址空间4000M（ 232 ）字节。 存放内容：系统软件（系统引导程序、监控程序或者操作系统中的ROM BIOS等）以及当前要运行的应用软件。,5-1 存储器分类,一、按存储器用途分类,21:41,8,5-1 存储器分类【按用途分类 】,2外部存储器 外部存储器也称为外存，是辅助存储器。 功能：用来存放相对来说不经常使用的程序或者数据或者需要长期保存的信息。 特点：存取速度慢、容量大，可以保存和修改存储信息， CPU不直接对它进行访问，有专用的设备（硬盘驱动器、软驱、光驱等）来管理，一般外部存储器由磁表面存储器件构成 。 容量大小：不受限制 存放内容：系统软件、应用软件、其他长期保存程序和数据。,21:41,9,计算机工作时存取程序和数据的过程 由内存ROM中的引导程序启动系统； 从外存中读取系统程序和应用程序，送到内存的RAM中，运行程序； 程序运行的中间结果放在RAM中，(内存不够时也放在外存中)； 程序结束时将最后结果存入外部存储器。,5-1 存储器分类【按用途分类 】,21:41,10,二、按存储器性质分类,随机存取存储器（RAM）,只读存储器（ROM）,5-1 存储器分类,21:41,11,5-1 存储器分类 【按存储器性质分类】,1. RAM随机存取存储器（Random Access Memory）,CPU能根据RAM的地址将数据随机地写入或读出。电源切断后，所存数据全部丢失。 按照集成电路内部结构的不同，RAM又分为两种：,SRAM静态RAM(Static RAM) DRAM动态RAM(Dynamic RAM),21:41,12, SRAM静态RAM (Static RAM) ： 静态RAM速度非常快，只要电源存在内容就不会自动消失。它的基本存储电路为6个MOS管组成l位，因此集成度相对较低，功耗也较大。一般，高速缓冲存储器(Cache memory)用它组成。,1. RAM随机存取存储器（Random Access Memory）,5-1 存储器分类 【按存储器性质分类】,21:41,13, DRAM动态RAM (Dynamic RAM)：,DRAM的内容在10-3或l0-6秒之后自动消失，必须周期性的在内容消失之前进行刷新(Refresh)。 由于它的基本存储电路由一个晶体管及一个电容组成，因此它的集成度高，成本较低，另外耗电也少，但它需要一个额外的刷新电路。 DRAM运行速度较慢，SRAM比DRAM要快25倍，一般，PC机的标准存储器都采用DRAM组成。,5-1 存储器分类 【按存储器性质分类】,1. RAM随机存取存储器（Random Access Memory）,21:41,14,2. ROM只读存储器 （Read Only Memory）,ROM存储器是将程序及数据固化在芯片中，数据只能读出，不能写入，也不会丢失，ROM中通常存储操作系统的程序(BIOS)或用户固化的程序。 ROM按集成电路内部结构的不同，可分为下面三种：, PROM可编程ROM (Programable ROM) EPROM可擦除、可编程ROM (Eraseble PROM) EEPROM电可擦除可编程ROM (Electrically Erasable PROM),5-1 存储器分类 【按存储器性质分类】,21:41,15, PROM可编程ROM(Programable ROM)： 将设计的程序固化进去后，ROM内容不可更改。 EPROM可擦除、可编程ROM(Eraseble PROM) ： 可编程固化程序，且在程序固化后可通过紫外光照擦除，以便重新固化新数据。 EEPROM电可擦除可编程ROM(Electrically Erasable PROM)： 可编程固化程序，并可利用电压来擦除芯片内容，以重新编程固化新数据。,5-1 存储器分类 【按存储器性质分类】,2. ROM只读存储器 （Read Only Memory）,21:41,16,5-2 随机存取存储器RAM,随机存取存储器 CPU能将数据随机地写入或读出RAM 。断电所存数据丢失。 分类： SRAM静态RAM(Static RAM) 速度非常快，集成度相对较低，功耗也较大。做缓存(Cache memory)。 DRAM动态RAM(Dynamic RAM) 集成度高，成本较低，另外耗电也少，但它需要一个额外的刷新电路。DRAM运行速度较慢，做内存条。,21:41,17,1静态RAM的构成 单元电路：（双极型器件或MOS器件构成） 双极型器件构成的电路：存取速度快，但工艺复杂，集成度低，功耗大，较少使用； MOS器件构成的电路：通常由6个MOS管子组成的双稳态触发器电路，存储信息“0”或 “1”，只要不掉电，“0”或“1”状态能一直保持，直到重新写入新的数据。读出操作后，原信息不变。 静态RAM的特点： 访问速度快，访问周期达2040ns；工作稳定，不需要进行刷新，外部电路简单；但基本存储单元所包含的管子数目较多，且功耗也较大，它适合在小容量存储器中使用。,5-2 随机存取存储器RAM,一、静态随机存取存储器(SRAM),21:41,18,静态RAM存储器芯片内部结构：通常由地址译码器、存储矩阵、控制逻辑、三态数据缓冲器组成。,5-2 随机存取存储器RAM 【静态随机存取存储器】,21:41,19,存储矩阵 一块存储器芯片由基本存储单元构成矩阵；一个基本存储单元存放一位二进制信息。 两种构成方式： 字结构方式：一个字节的8位制作在一块芯片上，选中芯片可一次性读/写8位信息，封装时引线较多。例如：1K的存储器芯片由1288组成，访问它要7根地址线和8根数据线。 位结构方式：1个芯片内的基本单元作不同字的同一位，8位由8块芯片组成。优点是芯片封装时引线少，例如： 1 K存储器芯片由10241组成，访问它要10根地址线和1根数据线。,5-2 随机存取存储器RAM 【静态随机存取存储器】,21:41,20,5-2 随机存取存储器RAM 【静态随机存取存储器】,字结构方式：,位结构方式：,8根地址线，访问128个单元,10根地址线，访问1024个单元,21:41,21,2静态RAM的例子 典型的静态RAM芯片： 2114(1K4位)； 6116(2K8位)； 6264(8K8位)； 62128(16K8位)； 62256(32K8位),5-2 随机存取存储器RAM 【静态随机存取存储器】,21:41,22,1动态RAM的构成 单元电路 动态RAM基本单元主要有：4管动态RAM、3管动态RAM、单管动态RAM。它们各有特点： 4管动态RAM：使用管子多，使芯片容量小，但器件的读出过程就是刷新过程，不用为刷新而外部另加逻辑电路； 3管动态RAM：所用管于少一点，但读/写数据线分开，读/写选择线也分开，要另加刷新电路； 单管动态RAM：所用器件最少，但读出信号弱，要采用灵敏度高的读出放大器来完成读出功能。,5-2 随机存取存储器RAM,二、动态随机存取存储器(DRAM),21:41,23,以单管动态RAM为例，其基本存储单元：一个晶体管 + 一个电容。,5-2 随机存取存储器RAM 【动态随机存取存储器】,21:41,24,存储信息的原理： 读操作： 行地址译码使行选择信号为高电平行上管子Q导通刷新放大器读取电容C上的电压值折合为“0”或“1”列地址译码使某列选通行和列均选通的基本存储单元允许驱动读出数据； 写操作： 行和列的选择信号为“1”基本存储单元被选中数据输入/输出线送来的信息通过刷新放大器和Q管送到电容C数据写入存储单元；,5-2 随机存取存储器RAM 【动态随机存取存储器】,21:41,25,特点： 集成度高，成本低，耗电少。 刷新和地址两次打入。 由于DRAM是利用电容存储电荷保存信息的，电容通过MOS管的栅极和源极会缓慢放电而丢失信息，必须定时对电容充电，也称作刷新。 为了提高集成度，减少引脚的封装数，DRAM的地址线分成行地址和列地址两部分， 访问存储器时，先由行地址选通信号RAS把行地址送入内部设置的行地址锁存器； 再由列地址选通信号CAS把列地址送入列地址锁存器， 读/写信号控制数据的读出或写入。,5-2 随机存取存储器RAM 【动态随机存取存储器】,21:41,26,2动态RAM的刷新 刷新 把存储单元的数据读出，经过读放大器放大之后再写入，以保存电荷上的信息。 原因 动态RAM都是利用电容存储电荷的原理来保存信息的，由于MOS管输入阻抗很高，存储的信息可以保存一段时间，但时间较长时电容会逐渐放电使信息丢失，所以动态RAM需要在预定的时间内不断进行刷新。 注意 两次刷新的时间间隔与温度有关。 动态存储器的刷新是一行一行进行的，每刷新一行的时间称为刷新周期。刷新方式有集中刷新方式和分散刷新方式两种。,5-2 随机存取存储器RAM 【动态随机存取存储器】,21:41,27,DRAM控制器 CPU和DRAM之间的接口电路，把CPU的信号转换成适合DRAM芯片的信号，解决DRAM芯片地址两次打入和刷新控制等问题。DRAM控制器包括下列功能电路： 地址多路器：把来自CPU的地址转换成行地址和列地址，分两次送到DRAM芯片，实现DRAM芯片地址的两次打入。 刷新定时器：完成对DRAM芯片进行定时刷新的功能。 刷新地址计数器：只用RAS的刷新操作，需要提供刷新地址计数器。对内部具有这种刷新地址计数器的芯片，可以来用CAS在RAS之前的刷新方式。 仲裁电路：来自CPU的访问存储器的请求和来自刷新定时电路的剧新请求同时产生时，由仲裁电路对两者的优先权进行裁定。 定时发生器：提供行地址选通信号RAS、列地址选通信号CAS和写信号WE，供DRAM芯片使用。,5-2 随机存取存储器RAM 【动态随机存取存储器】,21:41,28,5-2 随机存取存储器RAM 【动态随机存取存储器】,21:41,29,典型的DRAM控制器有： 8203芯片可以配合DRAM 2164工作； MB1430、MB1431可以支持1M位的DRAM芯片和8086、80286CPU； W4006AF支持16M位的DRAM芯片和80386CPU。,5-2 随机存取存储器RAM 【动态随机存取存储器】,21:41,30,三、存储器的工作时序,5-2 随机存取存储器RAM,存储器对读周期的时序,21:41,31,1.静态存储器对读周期的时序要求,tA：读取时间，地址有效到数据读出有效之间的时间，MOS器件在50500ns之间。 tco：片选到稳定输出，从CS片选信号有效到数据输出稳定的时间，一 般tAtCO。 tCX：片选到输出有效，从CS片选信号有效到数据输出有效的时间。 tAR：读恢复时间，输出数据有效之后，存储器不能立即输入新的地址来启动下一次读操作，因为存储器在输出数据后要有一定的时间来内部操作，这段时间称恢复时间。,存储器的读出周期是指启动一个读操作到启动下一次内存操作（读或写）之间所需要的时间。 读出周期tRC读取周期tA十读恢复周期tAR。,5-2 随机存取存储器RAM 【存储器的工作时序】,21:41,32,1.静态存储器对读周期的时序要求,CPU送出存储单元地址，读周期开始，读周期比读取时间长。为了保证tA时间后，读出数据在数据线上稳定，要求在地址信号有效后，不超过tAtCO的时间段中，片选信号CS有效。若CS不能及时到达，则tA之后可能数据仅出现在内部数据总线上，而不能将数据送到系统总线上。 输出数据有效后，只要地址信号和输出允许信号没撤消，输出数据一直保持有效。 在整个读周期，要求R/W应保持高电平。,在存储器芯片和CPU连接时，必须保证下面时间要求： 从地址信号有效到CPU要求的数据稳定之间的时间间隔必须大于tA。 从片选信号有效到CPU要求的数据稳定之间的时间间隔必须大小tCO，否则外部电路必须产生WAIT信号，迫使CPU插入Tw周期来满足上面的时间要求。,5-2 随机存取存储器RAM 【存储器的工作时序】,21:41,33,存储器对写周期时序,5-2 随机存取存储器RAM 【存储器的工作时序】,21:41,34,2. 静态存储器对写周期时序要求,tWC：写周期时间。 tAW：地址建立时间，地址出现到稳定的时间。 tW：写脉冲宽，读/写控制线维持低电平的时间。 tDW：数据有效时间。 tDH：数据保持时间。 tWR：写操作恢复时间，存储器完成内部操作所需时间。,5-2 随机存取存储器RAM 【存储器的工作时序】,21:41,35,2. 静态存储器对写周期时序要求,写周期开始，要求有一段地址建立时间，此时WE必须为高电平，否则在地址变化期间可能会有误写入，使存储单元内容出错。所以WE有效前，地址就已经稳定。同样在WE变高电平后要经过写操作恢复时间，地址信号才能改变。 写周期期间CS、WE为低电平，要求tw写脉冲宽度必须大于规定的值，以保证可靠的写入。 为了保证可靠地写入，要写入的数据必须在CS和WE有效前已稳定地出现在数据总线上，并在CS和WE变高电平之前保持稳定。 写周期时间为地址建立时间、写脉冲宽度和写操作恢复时间三者之和。,5-2 随机存取存储器RAM 【存储器的工作时序】,21:41,36,当CPU进行第一次访问时，也把数据存到高速缓存区。之后，当CPU再次访问这一区域时，CPU就可以直接访问高速缓存区，而不需要再去访问低速主存储器。由于高速缓存器容量远小于低速大容量主存储器，所以它不可能包含后者的所有信息。高速缓存器设计的目标就是使CPU访问尽可能在高速缓存器中进行。,四、高速缓冲存储器Cache,5-2 随机存取存储器RAM,21:41,37,5-2 随机存取存储器RAM 【高速缓冲存储器Cache 】,功能：解决CPU和主存之间的速度不匹配问题。 一般采用高速的SRAM构成。 CPU和主存之间的速度差别很大，采用两级Cache系统。早期的一级Cache在CPU内，二级在主板上； 现在的CPU内带L1 Cahe和L2 Cahe。 全由硬件调度，对用户透明,四、高速缓冲存储器Cache,21:41,38,5-2 随机存取存储器RAM 【高速缓冲存储器Cache 】,现在的Cache存取速度已接近于CPU的读取速度。,21:41,39,5-2 随机存取存储器RAM 【高速缓冲存储器Cache 】,Cache基本原理小结： Cache是介于CPU和主存之间的小容量存储器，但存取速度 比主存快。 主存容量配置几百MB时，Cache容量约为是几百KB。 Cache能高速地向CPU提供指令和数据，从而加快了程序的 执行速度。 从功能上看，它是主存的缓冲存储器，由高速的SRAM组 成。为追求高速，包括管理在内的全部功能由硬件实现。 Cache的设计依据: CPU这次访问过的数据，下次有很大的 可能也是访问附近的数据(程序访问的局部性）。,21:41,40,CPU与Cache之间的数据传送是以字为单位。 主存与Cache之间的数据传送是以块为单位。 CPU读主存时，便把地址同时送给Cache和主存，Cache控制逻辑依据地址判断此字是否在Cache中，若在,此字立即传送给CPU ，否则，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。,5-2 随机存取存储器RAM 【高速缓冲存储器Cache 】,21:41,4