OrCAD概述及电路图的绘制.ppt

1,第1讲 OrCAD概述及电路图的绘制,1.1 OrCAD概述 1.2 电路原理图的绘制 1.3 电路原理图的编辑修改 1.4 电路元素属性的编辑修改 1.5 电路图的显示与打印,2,1.1 OrCAD的概述,ORCAD是20世纪80年代末推出的、目前广泛使用的电子线路CAD软件之一。它集电路原理图绘制、电路仿真分析和印刷电路板设计功能于一体，功能强大，界面友好直观。1998年，ORCAD System公司和MicroSim公司实现了强强联合，将在电子设计领域已得到广泛使用的OrCAD软件与著名电路仿真软件PSPICE软件集成在一起，推出了ORCAD 9.0版。该套软件后来称为全球著名的电子设计软件公司 Cadence的一个产品系列。2000年Cadence公司推出了ORCAD 9.2版，相对之前版本，ORCAD9.2在电路特性分析、优化设计以及特性数据库等诸多方面均有了很大的扩展。2005年， Cadence推出了ORCAD 10.5版。,3,OrCAD的系统结构,系统构成框图,4,Capture 是电路原理图绘制软件，可以绘制各类模拟电路、数字电路以及数模混合电路的原理图。 Capture CIS 是Capture 的高级版本，包含了元器件信息管理系统CIS，可以对元器件实施高效管理。 Capture CIS是一个共用软件。在调用OrCAD软件包中其他两个软件之前，都需要首先运行Capture CIS软件，生成电路设计原理图。本节介绍Capture CIS软件的结构、功能特点、窗口结构以及主要名词术语。,5,1、OrCAD/Capture CIS软件的构成,6,2 OrCAD/Capture CIS软件的功能特点,OrCAD/Capture CIS软件的基本功能是进行电路原理图设计，并生成供其他CAD软件调用的电连接网表文件。在完成这一任务方面，该软件具有下述主要特点: (1)电路图绘制软件Capture 与OrCAD中的其他两个CAD软件集成在一个软件包中。完成电路设计后，即可以在同一个运行环境下直接调用OrCADPSpice软件，对电路进行模拟分析。绘好的电路图与印制板设计软件OrCADLayout之间的连接也非常方便。另外，Capture和OrCAD中的其他两个CAD软件之间还可以实现更新信息的前向传递(Forward Annotating)、反向传递(Back Annotating)和信息的参照显示(Cross-Probing)。,7,(2)Capture CIS软件的运行环境是典型的Windows图形界面，直观形象，使用方便。在屏幕上可以同时打开多个窗口，显示同-个电路图中不同部分的内容。 (3) OrCAD软件包对电路设计采用项目管理，不但引导电路图的绘制，而且还延伸管理对电路图的模拟仿真和印制板设计。与同个电路设计相关的电路原理图、模拟和印制板设计中采用的参数设置、设计资源、生成的各种文件、分析结果等内容均以设计项目(Project)的形式统一保存，这有助于对设计的有效管理。 (4)调用Capture绘制的各种电路图可以采用单页式、拼接式(Flat Design)和分层式(Hierarchical Design)共三种电路结构形式，符合当前电路和系统设计的潮流。,8,(5)在绘制电路图时，具备各种方便灵活的绘图和编辑功能，其中包括：对选中的一个或一组电路元素进行删除、复制、移动、旋转、镜像等处理，并在移动时保持电连接关系不变；自动绘制规则的电路元素(如总线引入线)：用不同倍率显示电路图，以多种方式查找电路元素；对绘图操作具有撤消(Undo)、恢复(Redo)和重复执行(Repeat)等功能。 (6)在电路图中可以绘制多种几何图形，添加文字字符，插入Bitmap格式图形(包括公司标志图形)。 (7)可以为元器件添加用户自定义属性参数，采用多种方法修改元器件的属性参数及其显示方式，包括以对话框方式修改单项属性参数，在属性参数编辑器窗口中以交互方式按类型逐类修改属性参数，或者以文件方式同时修改电路中需要修改的所有属性参数。,9,(8)OrCAD/Capture软件的元器件库文件中包括有四万多种常用的元器件符号，同时还包括有元器件的特性参数模型和封装信息。采用软件中提供的Part Editor模块，可以修改库文件中的图形符号或添加新的内容。 (9)用户除了可以直接调用库文件中四万多种元器件符号外，还可以通过Internet，从指定的数据库中查寻多达上百万个元器件的最新信息，将需要的元器件放入电路图或添加到库文件中。 (10)对绘好的电路图进行各种后处理，包括对电路中的元器件自动进行编号或修改编号、设计规则检查、元器件属性参数批处理、元器件统计信息报表输出以及电连接网表文件生成，供多种CAD软件调用。,10,(11)绘好电路图后，可以生成DXF格式文件，供AutoCAD软件调用。也可以用EDIF200格式与其他软件交换设计结果。 (12)用户可以按Visual Basic的语法规定，将经常采用的多步绘图操作编成“宏”(Macro)，加速绘图进程。用户可以对宏进行新建、复制、修改、创建快捷方式等多种处理。 (13)采用CIS模块，可以对公司内部的元器件信息实施高效管理，包括库存元器件品种的优化确定；即时更新公司元器件的最新信息；检查电路中元器件参数与库存元器件信息的一致性，帮助发现电路中元器件参数的错误选用；确定库存元器件的进货要求等。,11,(14)为了保证软件的广泛适用性，软件中提供了对不同习惯或标准的支持。例如，元器件符号库中同时包括有习惯采用的符号图形以及国际电工委员会(IEC)规定的标准符号图形；尺寸单位可以选用公制(毫米)或英制(英寸)，相应图纸幅面等级也采用两种不同单位制下的规定。,12,1.2 电路原理图的绘制,一、OrCAD/Capture CIS软件,1.OrCAD /Capture CIS软件的构成,1、基本名词术语,1.与电路设计项目有关的名词术语 (1)设计项目(Project)：与电路设计有关的所有内容组成一个独立的设计项目。设计项目中包括有电路图设计、配置的元器件库、相关的设计资源、生成的各种结果文件等。存放设计项目的文件以.opj为扩展名。该文件中包括了与上述各项内容相应的文件名。 (2)一幅电路图页(Schematic Page)：绘制在一页电路图纸上的电路图。,13,14,(3)一个层次电路图(Schematic Folder)：指分层式电路图结构中同一个层次上的所有电路图。一个层次电路图可以包括一幅或多幅电路图页。 (4)电路图设计(Schematic Design)：指设计项目中的电路图部分。一个完整的电路设计可以包括一个或多个层次电路图。电路图设计存放在以.dsn为扩展名的文件中。 (5)电路图设计结构(Design Structure)：指电路设计中采用的下述三种不同结构。,(a)分层式电路设计(Hierarchical Design)：在设计比较复杂的电路和系统时通常采用的是一种自上而下的电路设计方法。即首先在一层图纸上(称之为根层次:Root)设计电路总体结构框图，然后再在另外层次图纸上设计每一个框图代表的子电路结构，下一层次中还可以包括有框图，按层次关系将子电路框图逐级细分，直到最底层次上为具体电路图，不再包括子电路框图。这种电路结构称为分层式电路设计。 (b)拼接式电路设计(Flat Design)：指只包括一个层次的电路设计。该层次中可以包括有多页电路图，但不包括子电路框图。,15,16,(c)单页式电路设计(One-page Design)：指整个电路设计中只包括一页电路图。 (6)电路设计专用元器件符号库(Design cache):电路设计中，主要从Capture符号库(Library)调用元器件符号。完成电路设计后，将自动生成一个由该设计中采用的各种元器件符号组成的只适用于该电路设计的符号库，称为Design Cache。该符号库与相应的电路设计一起保存。,17,2.关于电路图组成元素的名词术语,(1)电路图基本组成元素(Object):指绘制电路图过程中通过绘图命令绘制的电路图中的最基本组成部分，如元器件符号、一段互连线、结点等。 (2)结点(Junction):在电路图中，如果要求相互交叉的两条互连线在交叉点处电学上连通，则应在交叉位置绘一个粗圆点，该点称为结点。 (3)元器件编号(Part Reference):为了区分电路图上同一类元器件中的不同个体而分别给其编的序号。例如，不同的电阻编号为R1、R2等。 (4)元器件值(Part Value):指表征元器件特性的具体数值(如100)或器件型号(如7400、2N2222、uA741)。对每个器件型号，都有一个模型描述其功能和电特性。,18,(5)总线引入线(Bus Entry):指将互连线与总线中某一位信号相连时，在汇接处的那一段连线。 (6)端口连接符号(Off-page Connector):指一种表示连接关系的符号。同一层次电路的不同页面电路图之间以及同一页电路图内部，名称相同的端口连接符号在电学上是相连的。 (7)节点别名(Net Alias):电路中电学上相连的互连线、总线、元器件引出端等构成一个节点(Net)，或者称为网络。用户为节点确定的名称就称为该节点的Net Alias。 (8)图纸标题栏(Title Block):位于图纸右下角表示图纸信息的“表格”。,19,(9)电路元素的属性参数(Property):表示电路元素各种信息的参数。其中直接由OrCAD软件赋给的属性参数称为固有参数(Inherent Property)，例如元器件值、封装类型等。由用户添加的属性参数称为用户定义参数(User-defined Property)，例如元器件价格、生产厂家等。 (10)图幅分区(Grid Reference):为了便于确定电路元素在电路图中的位置，可以在图纸的X和Y方向划分几个区，分别用字母和数字作为每个区的代号。图纸中各个位置可以用其所在的字母数字分区号表示。,20,(11)标签(Bookmark):用于代表电路图中某个特定位置而在该位置设置的标签代号。代表标签代号的字符并不显示在电路图上。,21,3. 主要窗口界面,项目管理窗口 （Project Manager）,电路图编辑窗口 （Page Editor）,对话日志窗口 （Session Log）,Capture有三个主要工作窗口,22,二、电路图编辑器（Page Editor）,1. 新建一项目,启动OrCAD/Capture CIS,新建设计项目（Project） 项目名称 项目类型 项目路径,看演示：新建一项目,23,开始/程序/OrCAD Release 9.2/Capture Capture平台的file菜单项,Project :建立新项目 Design:建立新PCB文件 Library:建立新器件库文件 VHDL File:建立新VHDL文件 Text File:建立新文本文件 Pspice Library:进入Pspice 器件模型编辑界面 对于新建的工程，应选择Project,而后进入,24,在菜单栏中选择filenewProject：,Analog or Mixed-signal Circuit 本工程以后将进行数/模混合仿真 PC Board Wizard 本工程以后将用来进行印刷版图设计 Programmable Logic Wizard 本工程以后将用于可编程器件的设计(在9.2版本已经不支持) Schematic 本工程只进行原理图设计 Name：The name of project Location：The save path of project,25,26,设计资源 电路 根层次及页面 子层次及页面 设计缓存（本电路涉及的器件） 器件库 输出文件 DRC报表 电连接网表 器件报表 PSpice资源文件相关章节介绍,27,1.放置元器件,点击Place part快捷按钮或点击placepart,三、绘制电路图（单层单页图）,28,点击part search按钮，调出下面的器件搜索对话框：,29,关于元器件符号库,OrCAD/Capture中提供的几万个元器件符号，分别存放在下述四类近80个符号库文件中。为了正确地选用所需的元器件符号，应对这些符号库文件的构成特点有所了解。 (1)商品化的元器件符号库。这一类库中绝大部分符号都是不同型号的半导体器件和集成电路。这类元器件符号库文件的名称有两类: 第一类是以元器件的类型为库文件名。例如以74开头的库文件中是各种TTL 74系列数字电路，CD 4000库文件中是各种CMOS 4000系列电路，BIPOLAR库文件中是各种型号的双极晶体管，OPAMP库文件中是各种运算放大器等等。,30,第二类是在库文件名中包含有公司的名称。例如SIEMENS库文件中是西门子公司生产的各种半导体器件，库文件名以MOTOR开头的是莫托罗拉公司生产的半导体器件等。 对这种商品化的元器件只需按元器件的型号名调用相应的符号即可。PSpice模型参数库中同时提供有这些元器件的模型参数。 (2)常用的非商品化元器件符号库。如果绘制的电路图要进行PSpice模拟，经常要从下述几种符号库中选用非商品化的元器件符号：,31,(a)ANALOG库：模拟电路中的各种无源元件，如电阻、电容、电感等符号，需从ANALOG库中选用相应的元器件符号。 (b)BREAKOUT库：调用PSpice软件对电路设计进行蒙托卡诺和最坏情况统计分析时，要求电路中某些元器件(包括R、C等无源元件以及各种半导体器件)参数按一定的规律变化。这些元器件符号应从BREAKOUT库中调用。 (c)SOURCE库：无论是模拟电路还是数字电路，调用PSpice进行模拟分析时，总要有电压偏置并要在输入端加激励信号。SOURCE库中有各种电压源和电流源符号。,32,(d)SOURCSTM库：若激励信号源的信号波形是采用OrCAD/PSpice软件中的StmEd模块设置的，则信号源符号应从SOURCSIM库中调用。 (e)SPECIAL库：顾名思义，SPECIAL库中包括的是一些特殊的符号，这些符号的含义及使用方法将在相应部分介绍。,33,(3)Design Cache库。Design Cache库不是OrCAD/Capture系统预先提供的符号库，而是在绘制电路图的过程中自动形成的。该库中存放的是在当前电路图绘制中采用的各种元器件符号，包括曾经用过但己从电路图上删去的那些符号。 (4)CAPSYM库。选择执行Place主命令菜单的有关命令绘制电源符号(Power)、接地符号(Ground)、电连接标识符(Off-Page Connector)、分层电路中的子电路框图端口符号(Hierarchical Port)和图纸标题栏(Title Block)时，相应的符号存放在CAPSYM符号库中。,34,2、放置电源和接地符号,1）放置电源 应执行Place/Part命令，从SOURCE库或(SOURCSTM库)中选用。 2）放置接地符号 可单击右侧的绘图工具栏中的 图标，然后在弹出的 Place Groimd 对话框中选择0/SOURCE，进行设置。,35,3、连线与设置节点名,连线：选择执行Place/Wire子命令，进入绘制互连线状态，光标形状由箭头变为十字形。将光标移至互连线的起始位置处，点击鼠标左键，从该位置开始绘制一段互连线。用鼠标或者键盘的方向键控制光标移动，随着光标的移动，互连线随之出现。 节点：选择执行Place/Net Alias子命令，在Alias文本框中键入节点名(本例中为Out2)。注意：放置节点别名时，光标箭头一定要指在欲设置节点别名的互连线或总线上。,36,4、电路元素属性参数的编辑修改,属性参数（Property)的概念和编辑修改方法。 电路元素的属性参数 固有属性参数（Inherent Properties）：器件编号，元器件值等。用户可以修改一部分固有属性参数的设置值，但不能删除固有属性参数。 用户定义的属性参数（User-defined Properties）:在调用其他软件或模块对绘制好的电路图进行处理时，往往需要给电路元素添加一部分参数。 参数名和参数值 参数设置值（Value）具有广义的概念，不一定是具体的数值。,37,对于一个电阻， 元器件编号的参数名为Reference,该参数的值是电阻的编号。 电阻值的参数名为Value,该参数的值是电阻阻值。,属性参数的编辑修改方法,38,属性参数编辑器（ Property Editor) 选中一个或多个电路元素执行Edit/ Properties命令。,元器件,节点,引线,属性参数编辑工作区,电路元素类型选择标签,39,注意： 基本无源元件属性参数值的修改。绘制无源元件时，元件值均采用内定值。如电阻值均为1k,电容值均为1nF,电感值均为10H。 商品化半导体器件属性参数的修改。对于有型号的半导体器件，包括有型号的模拟集成电路。修改的只是Reference参数值以及Value和Reference两项参数在电路图中的显示方式。 Implementation参数栏下的Q2N2222就是模型参数库中描述双极晶体管Q2N2222特性的模型名。一般模型名与器件型号名相同。,40,数字逻辑器件属性参数值的修改。与商品化半导体器件一样，用户可以修改的只是数字电路的编号及参数值在电路图中的显示方式。 和门电路有关的几个属性参数的设置实例,数字电路的器件编号。 Reference:Capture中，以器件封装为一个整体进行编号。两个与非门可以采用同一个器件封装中的两个门单元。,41,Designator:指定该门电路是同一个器件封装中的第几个门。 Part Reference:数字电路器件的完整描述，包括了器件的封装编号（ Reference ）及该封装中门电路的编号（ Designator ）。 电路图中与元器件符号同时显示的是Part Reference和Value两项参数。且“Display Format一栏选为“Value Only”. 对于一个封装中包含几个 相同的数字门电路的器件， Reference和Part Reference 两项参数值不同。而一般 元件及半导体模拟器件的 这两项参数值通常是一样 的。,42,Implementation Type参数：对于PSpice电路模拟分析用的电路图中的商品化型号器件，这一项一定要设置为PSpice Model，否则将导致模拟分析不能正常进行。 电源和接地符号属性参数值的编辑修改： 从SOURCE库调用的电源和信号源。不同类型波形的描述格式不同，相应的参数也不相同，其设置和修改方法将在后面章节介绍。 从SOURCETM库调用的电源和信号源。相应的信号波形需调用StmEd模块以交互方式设置。 采用Place/Power和Place/Ground绘制的电源和接地符号。这种具有全局相连特性的电源和接地符号的电路元素类型为Global。修改这类符号时,应在属性参数编辑器底部选择“Global”标签。,43,单页电路图的绘制,绘制原理图的基本步骤: 、调用Page Editor 、绘制原理图（三方面的内容）： 绘制元器件符号：如电阻、电容、晶体管、电源和接地 符号等。对分层次电路设计，需绘制几个层次子电路框图。 元器件间的电连接：包括连线、总线、电连接标识符、结点 符号和网络别名等。对分层次电路，还需绘制子电路端口符 绘制电路图中辅助元素：如标题栏，标签、几何图形及文 字说明等 、修改电路图 、电路图的处理和结果输出,44,第一步 新建设计项目,45,建立空项目,在已有电路基础上创建,单击OK, 就会出现项目管理窗口。在File标签中，有Design Resources（设计资源）项目名.dsn SCHEMATIC1PAGE1，双击PAGE1，电路图绘制窗口就出现了。,46,第二步 进入绘制页,双击,双击,47,第三步 加载元件库,在本设计中，需要用到anolog.olb库里的电阻R， 电容C，以及bipolar.olb库里的二极管，电源位于 元件库source.olb。 需将这些库加载到当前项目中。,48,第四步 放置元器件,方法一：Placepart 方法二：单击工具栏上的 按钮 方法三：按快捷键【P,49,第五步 连线并调整元件位置,方法一：EditPlacewire 方法二：单击工具栏 按钮 方法三：按下快捷键【W】 进入连线状态，此时鼠标变成十字形，移动鼠标，点击左键即可开始连线，在拐弯处单击左键，在连线终点双击左键，结束本次连线。继续下一条连线。退出连线模式，选择键盘上Esc按钮，或者单击鼠标右键，在弹出的快捷菜单中，单击End Wire选项即可当电气对象没有连到一起时，他们的端点为空心小矩形，若连到一起，连接点变成实心的。 连线时，在交叉而且连接的地方会有一个红点提示，如果你需要在交叉的地方添加连接关系，可以稍作停留，或者点击place junction把鼠标移动到交叉点并点击左键即可。 在绘制过程中，按住shift键，可绘制任意角度的线。,50,第六步 编辑元件属性,选中要编辑的元件，然后单击右键从快捷菜单中选择edit properties。从对话框中修改各个元件的属性,51,第七步 保存,按常规的windows操作即可。,52,2.5 Capture环境参数设置,Capture的环境参数包括： 系统属性及设计模板两大类。,53,系统属性设置(Options-Preferences)：,板级仿真的设置,54,系统设计模板参数设置(OptionsDesign Template)：,与SDT文件兼容性的设置,55,绘制图纸标题栏,选择place/title block，出现place title block对话框 从默认的库里选中一个符号，然后在对应项里编辑显示属性,56,2.5 拼接式电路图的绘制,1.拼接式电路结构 电路规模较大时，可按功能将电路分成几部分，每部分绘制在一页图纸上，各张电路图之间的信号连接关系用Off-Page Connector(端口连接符)表示。 2.OrCAD/Capture中拼接式电路结构的特点 （1）拼接式电路设计中，每一页电路图上均放置有Off-Page Connector (端口连接符)，表示不同页面电路之间的连接关系。不同电路图上名称相同的端口信号标识符之间在电学上是相连的。 （2）拼接式电路中不同页面都属于同一层次，相当于在同一个图纸资料夹中。,57,拼接电路图的绘制步骤,1 第一页面电路的绘制 2 放置端口连接符 3 添加绘图页面 4 添加绘图页面中电路图 5 在新绘图页上放置端口连接符,58,例3 分流电路图的绘制,59,第一步 绘制第一页电路图,60,第二步 放置分页图纸接口元件,选择工具栏上的 按钮，或者执行Place/off-page connector命令，打开 Place off-page connector对话框 ，选择OFFPAGELEFT-L元件，放置到图纸上,61,更改分页图纸接口元件的名称,在双击鼠标左键打开Off-Page connector属性编辑对话框，键入新名字为Vi,62,如果在分页图纸端口的名字上双击左键，出现下面的对话框，改名为Vi,63,第三步 添加绘图页,在项目管理器窗口上，右键点击SCHEMATIC1文件夹，在弹出的快捷菜单中，选择New page，默认新绘图页为PAGE2。,64,第四步 绘制第二张绘图页,双击 SCHEMATIC2文件名，打开新的绘图页,65,第五步 在新图纸上添加分页图纸端口元件,选择 OFFPAGELEFT-R元件,66,更改分页图纸接口元件的名称,67,68,2.6 模块化和层次化设计,先将整体电路依特性及复杂度分割成合适的子电路，然后先分别绘制及仿真每一个子电路，待相关的子电路一一完成后，再将他们组合起来继续仿真，最后完成整体电路。 由于各个子电路都经过完整的设计过程，因此这个子电路就可以用一个块（Block）来代表，以后可以在同一个设计作品或者其它设计作品内反复使用它，它像是用已经做好的积木堆出各种不同的城堡一样。所以我们说这个子电路已被模块化了。,69,层次化结构：如果我们将电路在垂直方向分割，而此处的模块也可能是由几个更基层的模块所组成，一路延续下去，就形成像金字塔型的层次化（Hierarchy）结构。在OrCADCapture中是通过层次输入/输出端口（ierarchecal port）、层次方块（Hierarchical Block）与层次管脚（ Hierarchical Pin）来完成逻辑的连通性。,70,层次电路图的绘制,根层电路图,子层电路图：绘制子电路图,绘制层次方块,放置层次管脚,连接层次方块,放置层次端口,71,例4 将全加器电路用层次电路实现,72,Halfadder的子电路图,73,第一步 绘制根层电路图,新建一个项目，打开电路图绘制窗口，执行place hierachical block 命令或者选择工具栏上的 按钮 ，出现下图对话框,阶层模块在原理图上的编号,阶层模块的类型： Schematic View VHDL EDIF Project Pspice Model Pspice Stimulus,阶层模块包含的原理图名称,阶层模块包含的原理图的文件名即存储路径,74,对子电路方框图的操作,改变大小、外形、形状 鼠标左键点中Hadder1元件，变成紫色并有虚线外框环绕，用鼠标左键拖拽即可改变其位置，用鼠标左键拖拽方块的四个变角即可改变其大小和形状,75,Implementation Type 选项,None一不带下一层次描述 Schematic View一子电路的下一层次电路是由capture绘制的电路图 VHDL一子电路的下一层次电路是由一个VHDL文件描述 EDIF 一子电路的下一层次电路是由一个EDIF格式的网络表文件描述 Project一子电路的下一层次电路是由一个capture的可编程设计项 PSpice Model一子电路的下一层次电路是由一个PSpice 模型文件描述 PSpice Stimulus一子电路的下一层次电路是由一个PSpice激励信号波形文件描述 Verilog一子电路的下一层次电路是由一个Verilog文件描述,76,第二步 放置层次管脚,选中子电路框图，变成紫色。这时执行菜单place/hierarchical pin命令或者选择工具栏上的 按钮，打开放置层次管脚对话框,Scalar 表示一般电信号 Bus 表示总线信号，这时name项必须符合总线信号名称，如总线名mn,3 State 将该I/O端点设定为三态管脚 Bidirectional 双向管脚 Input 输入管脚 Open Collector 集电极输出管脚 Open Emitter 发射极输出管脚 Output 输出管脚 Passive无方向，无源管脚 Power 电源管脚,77,按照上述方法依次放置其它的子电路框图，再调入74ls32元件,78,第四步 放置子电路端口符号,执行place/hierarchical port命令或者选择工具栏上 的 按钮，,填入端口名称,79,子电路端口类型,8种符号分为四组： Portboth左右都有箭头，表示双向口 Portleft符号箭头指向左表示输出口 Portno无方向，表示端口属性为passive Portright符号箭头指向右表示输入口 破折号后面的字母L、R表示端口名位于符号的左边或右边。,80,连接根电路图,放置端口符号后，就可连接根电路图,81,第二步 绘制子层电路图,鼠标左键选中h_adder1，然后执行菜单命令View/Descent Hierachy 或者鼠标右键调出快捷菜单Descent Hierachy选项，这时打开一个New Page In Schematic对话框,82,子电路绘图页窗口,83,h_adder1子电路图,84,h_adder2子电路图,鼠标左键选中h_adder2，然后执行菜单命令View/Descent Hierachy 或者鼠标右键调出快捷菜单Descent Hierachy选项,会发现h_adder2子电路已经自动生成，与h_adder1子电路图一样，因为定义的时候它们子电路名字一样。,85,电路图的后处理 （1）后处理包括元器件自动编号 （2）设计规则检查（DRC) （3）统计报表输出和电连接网表生成等,86,87,总结：绘制原理图的注意事项,1、新建Project时，如果用于仿真，应选择Analog or Mixed-signal Circuit 2、调用的器件必须有PSpice模型 首先，调用OrCAD软件本身提供的模型库，这些库文件存储 的路径为CaptureLibrarypspice，此路径中的所有器件都有提 供PSpice模型，可以直接调用。 其次，若使用自己的器件，必须保证*.olb、*.lib两个文件同时 存在，而且器件属性中必须包含PSpice Template属性。 3、原理图中至少必须有一条网络名称为0，即接地。,88,4、必须有激励源。 原理图中的端口符号并不具有电源特性，所有的激励源 都存储在Source和SourceSTM库中。 5、电源两端不允许短路，不允许仅由电源和电感组成 回路，也不允许仅由电源和电容组成的割集。 解决方法：电容并联一个大电阻，电感串联一个小电阻 6、最好不要使用负值电阻、电容和电感，因为他们容易引起不收敛。,89,重点说明,Capture将每个设计作品（Design）都视为一个项目（ Project），而且每个项目文件（.OPJ）内只能含有一个 设计文件（.dsn），而设计文件内至少必须包含一个绘 图页文件夹与一张绘图页。不过由于复杂一点的设计电 路往往不能在一张绘图页内完成，这时只好将电路拆成 彼此相连接的绘图页：因此一个实用的项目（设计)内通 常会有很多张的绘图页。这时我们往往回实用模块化和 层次化的电路设计概念来处理并解决问题。,90,附录1：Impementation Type,：不附带下一层次电路描述。 Schematic View：下一层次电路是在Capture中绘制的电路。 VHDL：下一层次电路由VHDL文件描述。 EDIF：下一层次电路是一个EDIF个试点连接网表文件。 Project：下一层次电路Capture可编程逻辑设计项目。 PSpice Model：下一层次电路由PSpice 模型文件描述。 PSpice Stimulus：下一层次电路是由PSpice波形文件描述。,91,附录2 PSPICE元件库的中文介绍,capture v9.0 component library 1 AMPLIFIER.OLB 共182个零件，存放模拟放大器IC，如CA3280，TL027C，EL4093等。 2 ARITHMETIC.OLB 共182个零件，存放逻辑运算IC，如TC4032B，74LS85等。+ 9 3 ATOD.OLB 共618个零件，存放A/D转换IC，如ADC0804，TC7109等。 4 BUS DRIVERTRANSCEIVER.OLB 共632个零件，存放汇流排驱动IC，如74LS244，74LS373等数字IC。 5 CAPSYM.OLB 共35个零件，存放电源，地，输入输出口，标题栏等。 6 CONNECTOR.OLB 共816个零件，存放连接器，如4 HEADER，CON AT