厦门大学电子工程系.doc

厦 门 大 学 电子 工 程 系课 程 设 计 说 明 书 题 目 锁相环原理与应用专 业 电子工程 班 级 04电子 学生姓名 郑彦欣 学生学号 04140081指导教师 彭佳屈2007年4月29日 目 录第一部分 锁相环的基本原理-31.1压控灵敏度Ko的测量-41.2同步带fH，捕捉带fP的测量-5第二部分 PLL应用实验2.1 PLL频率合成器实验-52.2 PLL数字调谐实验-9第三部分 实验心得-11锁相环原理与应用第一部分 锁相环的基本原理 一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控振荡器（VCO）和低通滤波器（LPF）三个基本电路组成（如下图）。图1实验原理及步骤 实验采用低功耗、宽工作电源、集成度高的CMOS芯片。主要用CD4046，CD4046是工作在1MHZ以下的通用PLL产品，他广泛应用与计算机借口领域。如图2表示了CD4046的电路方框图 VCC 图2 CD4046简要介绍引脚（16）是正电平接入端；（8）脚是负电源，在用单电源时接地；（6）（7）脚外接电容C1，（11）脚接外电阻R1，R1和C1决定VCO的自由振荡频率；（12）脚外接电阻R2，他的作用是确定在控制电压为0时的最低振荡频率；（5）脚为VCO禁止端，当（5）脚为加上“1”时，VCO停止工作，“0”时工作；（14）端是PLL参考基准输入端；（4）脚是VCO的输出断；（3）是比较输入端；（2）和（13）是PD1和PD2的输出端；（9）是VCO的控制端；（10）是缓冲放大器的输出端；（1）和（2）配合可做锁定的指示；（15）是内设5V的基准电压的输出端。实验一 PLL参数测试一、 同步带fH，捕捉带fP的测量。实验方块如图4 图4具体的方法是：用双踪示波器同时观察Vi和Vv的波形，并用频率计测量Vv的频率fv。先调节信号源频率fi fv，使环路失锁。然后，缓慢地调节信号源频率使fi逐步升高，注意观察Vi和Vv的波形，用频率计测出Vi和Vv刚刚进入同步状态（Vi和Vv同为稳定的，形状清晰的波形）时所对应的频率fi（与fv相等），记为fi1，继续升高fi，直至Vi和Vv刚刚脱离同步状态（Vi为不稳定的、模糊不清的波形）时所对应的fi，记为f i2。再反方向调节fi，使之逐步降低，直至Vi和Vv又重新刚刚进入同步状态，测出此时的fi，记为fi2，接着继续降低fi，直至Vi和Vv又重新脱离同步状态，测出此时的fi，记为f i1。如右图所示，环路的同步带和捕捉带分别为：fH = f i2 - f i1fP = f i2 - f i1实验中测出f i2=134.22KHZ，f i1=1.99KHZ，f i2=92.35KHZ，f i1=26.78KHZ由此可算的：fH =134.22-1.99=132.23KHE，fH =92.35-26.78=65.57KHZ。第二部分 PLL应用实验一， PLL频率合成器实验 频率合成器的基本原理如图6 图6基本原理：当PLL进入锁定状态时，PD的两个输入信号的频率一定精确相等。否则LPF一定会产生一个电压改变VCO的振荡频率，最终使f.=Nfi。我们通过改变N就可以获得各种不同的精确的信号输出。一）1KHZ标准信号源的制作1.用CMOS与非门和4M晶体组成4MHz振荡器如右图7，有分布电容的存在，所以不用接电容，F1、F2、F3用的是CD4069。2，测CD4518的波形图如下： 步骤:1， 输入的CP信号(必须为CMOS信号);2， 用示波器的频道2调整到下降沿触发状态,固定测Q4,以其为示波器的同步触发源.3， 频道1分别测试其他信号CP,Q1,Q2,Q3,它们的波形如下:CPQ1 Q2 Q3 Q4 3，用2片CD4518组成一个4000分频器，也是1个四分频器，3个十分频器说明：从上面的波形图可以看的出来 四分频器的输出可以从Q2脚输出，同时要把Q3脚和R脚相连，计数从0-3后，Q3输出高电平清0，十分频器可以直接从Q4脚引出。把他们相连如下图，当输入一个4MHz晶振信号时，从第二片的14脚出来的就是一个标准的1KHz信号。二）用一片CD4017做分频器组成2-9KHz的频率合成器1测CD4017的工作波形图1, 输入的CP信号(必须为CMOS信号);2, 用示波器的频道2调整到上升沿触发状态,固定测Q0,以其为示波器的同步触发源.3, 频道1分别测试其他信号CP,Q0, Q1,Q2,Q3, Q4,Q5,Q6, Q7,Q8,Q9它们的波形如下:CPQ0Q1Q2Q3Q4Q5Q6Q7Q8Q92如下图接好电路，将CP（14）作为输入端，R（15）分别接2，3，4，5，6，7，8，9端则4017就成了二、三九的分频器了。三）拨盘开关式1999KHz频率合成器1.单片CD4522频率合成器CD4522是可预置数的二十进制的减计数器，拨盘开关为BCD码开关。电路图如下，代替上图的4047部分就可以组成19KHz的频率合成器2用3片4522组成1-999KHz频率合成器这个实验主要是在上个实验的基础上扩展，电路图增加2片4522，把个位片的13脚和十位片的12脚连起来，同时也把十位片的13脚和百位片的12脚连起来。3片的3脚都连起来和个位片的12脚以及为了能振荡到999KHz以上应该把4046部分的6、7的电容换成51P的，11脚换成10K的电容，电路比较复杂这里就不画了。四）键盘置数式1-999KHz频率合成器具体框图如下 1. 号码脉冲发生器实验用号码脉冲信号发生器专用IC :LR40992组成的号码脉冲发生器.每当短接3、4、5、13、14、15、16脚,18脚就会输出一列不同个数的脉冲.短接引脚16/316/416/515/315/415/514/314/414/513/4脉冲个数12345678910知道上表就可以方便接电路了.2. 开门脉冲和记数脉冲发生器为了使后面的控制电路能正常工作,需要一种开门脉冲.我们可以用单稳电路CD4098来实现.如下图单稳1用后沿触发,C、R分别接47nF、470K欧;单稳2用前沿触发,C、R使用0.22、3M3。这样单稳2的暂态时间大于触发信号周期，就可以连续触发，形成开门脉冲。4098部分的连接电路图如上 3控制引导电路及计数 置数电路：如下图实验中选用4017的Y1（2脚）Y2（4脚）Y3（7脚）做选通信号分别接4011的百位、十位、个位，当按第一次键时，开门脉冲仅仅将百位打开，并对百位的号码脉冲计数；第二次则是十位；第三次个位，同时还要把4017的10脚和15脚相连做复位信号，这样按4次就能自动清0了。二PLL数字调谐实验现代的接收机大多采用超外接方式。如果要接收的信号的载波频率为fc，则接收机要产生一个本振信号，其中频率fL=fc+fI，其中fI为中频。模拟电路中本振信号是由LC电路产生，数字调谐是用锁相环方法产生。在这次实验中用键盘通过DTMF编解码的方法来置数。最终做到：如果接收一方波（如fc=345KHZ），则只要在键盘上按该载波数值（即3、4、5三个键），就可以得到fL=fc+fI=345+465=810KHZ的本振信号。经过混频滤波后得到了465KHZ的中频信号。（一）实验中所用芯片介绍：15087DTMF编码电路是由键盘和5087组成的。DTMF即双音多频信号是由2个音调组成称高音群（H）和低音群（L），每个按钮各由H和L中的一个频率合成。5087的3、4、5接键盘的棕、红、橙，14、13、12、11分别接黄、绿、蓝、紫7、8两脚接一个3.58MHz的晶振，从16脚接地电阻上输出的就是DTMF信号。2MT8870DTMF解码电路是由MT8870组成的。接8870要注意所用的晶振要和5087用的频率一样也就是3.58MHz，CID接位选芯片4017的14脚CP，接收好一个有效信号，CID就能被置数1。3CD4017用CD4017的Y1（2脚）Y2（4脚）Y3（7脚）做40175位选信号，分别对应百位、十位、个位，同时把10脚和15脚R相连做复位清0功能。4CD40175由40175组成锁存器5CD4560CD4560组成的加法器主要实现载波频率fc和中频fI的相加，所以A口接解码后载波，B口百位、十位、个位分别接4、6、5，从S口出来的就是本振fL。该实验的方框图如下：（二）由MC1496组成的混频电路电路图如下： （1）465KHz谐振回路的调整Us开路，电位器W旋到任一极端位置，UL约为200mVp-p的465KHz附近的正弦信号，用示波器探头（X10挡）测1496的12脚。调节线圈的磁芯，使12脚输出信号幅度最大。（2）平衡电位器的调整接着调节电位器使12脚输出幅度为0。（3）数字调谐最终要求把（一）中产生的本振信号（即4522部分中4046的4脚输出）接到UL，从信号发生器输出幅度大概为15mV的正弦波接到Us，用示波器观察1496的12脚（UI），当键盘按下102三个键时，调节信号发生器使输出102KHz的正弦波信号，则可以在示波器看到一个很大幅度的465KHz的中频正弦波信号，但由于存在干扰哨声，由公式： fp.q=|+ pfL+ qfc| 在中频段上p=1，q=2即fp.q=102+465*2=1032KHz上也可以看到波形；按130三个键时除了在频率为130KHz上也可以在1060KHz上看到波形。第三部分 实验心得1. 还是电路搭接问题,虽然不出问题就得不到锻炼,但搭接电路也是一门学问,所以搭接电路应该注意其中的逻辑,这样就不会出错,做到心里有数,就不容易遗漏.2. 芯片问题:芯片是否坏的并不重要,