《cmos逻辑门电路》PPT课件.ppt_第1页
《cmos逻辑门电路》PPT课件.ppt_第2页
《cmos逻辑门电路》PPT课件.ppt_第3页
《cmos逻辑门电路》PPT课件.ppt_第4页
《cmos逻辑门电路》PPT课件.ppt_第5页
已阅读5页,还剩26页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

TTL 晶体管-晶体管逻辑集成电路,MOS 金属氧化物半导体场效应管集成电路,CMOS逻辑门电路,2.6.1 CMOS反相器,2.6.2 CMOS门电路,2.6 CMOS逻辑门电路,2.6.3 BiCMOS门电路,2.6.4 CMOS传输门,2.6.5 CMOS逻辑门电路的技术参数,转移特性曲线,输出特性曲线,工作原理电路,2.6.1 CMOS反相器,1. MOS管的开关特性,ui=“1”,ui=“0”,2.6.1 CMOS反相器,1. MOS管的开关特性,2.6.1 CMOS反相器,MOS管的漏极D和源极S当作一个受栅源电压控制的开关。 VGS VT时,D,S间形成导电沟道,开关闭合。 VGSVT时,D,S间没有导电沟道,开关断开。,简化电路:,2.6.1 CMOS反相器,1. MOS管的开关特性,2. CMOS “非” 门电路,2.6.1 CMOS反相器,ui=0,u=“”,2. CMOS “非” 门电路,ui=,u=“”,2. CMOS “非” 门电路,A、B当中有一个 或全为低电平时, TN1、TN2中有一个 或全部截止,TP1、 TP2中有一个或全 部导通,输出Y为 高电平。,2.6.2 CMOS门电路,1. CMOS “与非” 门电路,只有当输入A、B 全为高电平时,TN1 和TN2才会都导通, TP1和TP2才会都截 止,输出Y才会为低 电平。,2.6.2 CMOS门电路,1. CMOS “与非” 门电路,只要输入A、B 当中有一个或全 为高电平,TP1、 TP2中有一个或全 部截止,TN1、 TN2中有一个或全 部导通,输出Y为 低电平。,2.6.2 CMOS门电路,2. CMOS “或非” 门电路,只有当A、B全 为低电平时,TP1 和TP2才会都导通, TN1和TN2才会都 截止,输出Y才会 为高电平。,2.6.2 CMOS门电路,2. CMOS “或非” 门电路,A B L,0 0 0,0,0,1,0,1,0,0,2.6.2 CMOS门电路,3. CMOS “异或” 门电路,A B L,0 0 0,0 1 1,0,1,0,1,0,0,0,1,2.6.2 CMOS门电路,3. CMOS “异或” 门电路,A B L,0 0 0,0 1 1,1 0 1,1,0,0,1,0,1,0,0,0,2.6.2 CMOS门电路,3. CMOS “异或” 门电路,A B L,0 0 0,0 1 1,1 0 1,1 1 0,1,1,0,0,0,1,1,1,1,1,所以有:,2.6.2 CMOS门电路,3. CMOS “异或” 门电路,2.6.2 CMOS门电路,3. CMOS “异或” 门电路,双极型CMOS电路继承了双极型器件速度快和 CMOS器件功耗小的优点,所以应用愈来愈广泛.,MP、MN构成CMOS反相器,M1、M2为泄放通道, BJT基区存储电荷,T1、T2组成推拉输出级,1、电路组成,2.6.3 BiCMOS门电路,2、工作原理,当 VI=VDD时,MN导通 、M1导通 、T2导通,MP截止、 M2截止 、T1截止, VO=VOL,当 VI=0V时,MN截止、 M1截止 、T2截止,MP导通 、M2导通 、T1导通, VO=VOH=VDD,2.6.3 BiCMOS门电路,C0、 ,即C 端为低电平(0V)、 端为高电平 (VDD)时, TN和TP都不具备开启条件而截止,输 入和输出之间相当于开关断开一样。,2.6.4 CMOS传输门,C1、 ,即C端为高电平(VDD)、 端为低 电平(0V)时,TN和TP都具备了导通条件,输入和输 出之间相当于开关接通一样,uoui。,2.6.4 CMOS传输门,与门,或门,其它门电路的实现,CMOS与或非门,其它门电路的实现,CMOS OD门,其它门电路的实现,CMOS TSL门,其它门电路的实现,CMOS电路的优点,1. 静态功耗小。,2. 允许电源电压范围宽(318V)。,3. 扇出系数大,抗噪容限大。,2.6.5 CMOS逻辑门电路的技术参数,(1)CMOS电路的工作速度比TTL电路的低。 (2)CMOS带负载的能力比TTL电路强。 (3)CMOS电路的电源电压允许范围较大,约在 318V,抗干扰能力比TTL电路强。 (4)CMOS电路的功耗比TTL电路小得多。门电路的 功耗只有几个W,中规模集成电路的功耗也不 会超过100W。,2.6.5 CMOS逻辑门电路的技术参数,(5)CMOS集成电路的集成度比TTL电路高。 (6)CMOS电路容易受静电感应而击穿,在使用和 存放时应注意静电屏蔽,焊接时电烙铁应接地 良好,尤其是CMOS电路多余不用的输入端不 能悬空,应根据需要接地或接高电平。,2.6.5 CMOS逻辑门电路的技术参数,利用半导体器件的开关特性,可以构成与门、 或门、非门、与非门、或非门、与或非门、异或门 等各种逻辑门电路,也可以构成在电路结构和特性 两方面都别具特色的三态门、OC门、OD门和传输门。 随着集成电路技术的飞速发展,分立元件的数 字电路已被集成电路所取代。,TTL电路的优点是开关速度较高,抗干扰能力 较强,带负载的

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论