集成电路分析与设计基础 第八章 数字电路设计

Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 第八章第八章 数字集成电路晶体管设计数字集成电路晶体管设计 8.1引言引言 8.2设计流程设计流程 8.3 电路仿真电路仿真 8.4 版图设计版图设计 8.5CMOS基本门电路基本门电路 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 8.1 引言引言 数字集成电路是处理离散信号的集成电路，其 主要特点是，电路的输入和输出是一个或一系列 不连续变化的数字信号。数字集成电路设计主要 考虑电路的信号传输速度、信号的延迟、信号的 同步处理和异步处理、信号的冲突等问题。与模 拟集成电路相比，由于数字集成电路设计更侧重 于电路的集成度、工作速度、功耗和噪声容限等 性能，因此在设计流程、电路仿真和版图设计方 法上，与模拟集成电路晶体管级设计有所不同。 数字集成电路晶体管级设计主要就是设计数字集 成电路中的非门、与非门和或非门等基本单元。 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 8.1 引言引言 数字集成电路的基本电路按有源器件来分类，可 分为双极型晶体管（Bipolar Transistor）和场效应 晶体管(FET)两大类。由双极型晶体管构成的电路 类型包括晶体管逻辑（TTL：Transistor-Transistor- Logic）和射极耦合逻辑（ECL：Emitter-Coupled- Logic）。由FET构成的电路类型分为增强/耗尽（ E/D）型NMOS、CMOS以及由砷化镓的金属半导 体FET（MESFET）和高电子迁移率晶体管（ HEMT）等构成的逻辑电路。 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 8.1 引言引言 数字集成电路分为双极型晶体管和数字集成电路分为双极型晶体管和MOSMOS晶体管两大类。晶体管两大类。 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 8.2 设计流程设计流程 图8.1给出了数字集成电路晶 体管级设计的一般流程，图中各 框图内容分别如下。 给定逻辑功能及指标 晶体管级门电路实现 满足功能要求？ 版图设计和验证 满足设计要求？ 流片和封装测试 是 是 否 否 电路仿真 图8.1 数字集成电路设计流程图 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 1）给定逻辑功能及指标 电路逻辑功能指的是电路最终要达到的用户需求目 标。指标指的是电路要达到的性能，包括速度、功耗 和芯片面积。其中速度是指电路能够可靠工作时的最 高数据比特率。电路功耗有两种，一种是静态功耗， 另一种是动态功耗。对于集成度大的电路，电路中每 一器件的功耗设计得越小越好。电路的物理版图尺寸 决定于芯片的面积大小，因此尽可能采用最小的工艺 尺寸来减小芯片面积。 8.2 设计流程设计流程 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 2）晶体管级门电路实现 明确了要求实现的逻辑功能后，就可以用晶体管来 实现具有CMOS互补逻辑结构的非门、与非门和或非 门等基本逻辑单元，实现要求的逻辑功能。 3）电路仿真 对于构造好的晶体级电路，可以通过SmartSpice或 Hspice等软件工具进行电路级仿真，以验证设计的晶 体管级电路结构是否满足要求的逻辑功能。 8.2 设计流程设计流程 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 4）版图设计与验证 完成电路仿真后，就可以根据选用工艺的版图设计规 则按晶体管级的电路连接关系进行版图设计和DRC、LVS 等版图验证。 5）流片和封装测试 版图验证通过后，就可以根据最后的版图形成GDS-II 文件送到晶圆制造公司进行流片。流片之后的各基本逻辑 单元经过在晶圆测试，满足性能指标后，可以作为标准单 元为更高层次的数字集成电路设计服务；也可以进行封装 测试，作为独立的模块使用。 8.2 设计流程设计流程 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 8.3 电路仿真电路仿真 数字电路是大信号、高度非线性的电路，因此数字电路是大信号、高度非线性的电路，因此 其仿真内容主要涉及直流分析（其仿真内容主要涉及直流分析（.DC）、瞬态分析）、瞬态分析 （.TRAN）和温度扫描分析（）和温度扫描分析（.TEMP）等少数几项）等少数几项 功能，分别介绍如下。功能，分别介绍如下。 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 1）直流特性分析 数字集成电路中，晶体管是工作在开关状态，因此， 电路的直流特性分析主要是用来检验电路的静态逻辑功能 是否正确，由电路漏电流引起的静态功耗有多大，或者是 通过直流扫描分析输出电压与输入电压关系曲线等。 2）瞬态特性分析 瞬态特性分析主要是指时域波形分析。数字集成电路 通过在输入端加阶跃信号或脉冲信号，根据瞬态仿真结果 得到电路的信号波形的逻辑关系、延迟时间、上升时间、 下降时间等性能指标，它是一种非线性时域分析。 8.3 电路仿真电路仿真 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 3）温度扫描分析 温度扫描分析是指在进行直流和瞬态分析等电路分析 时，设置不同的工作温度，检验温度变化引起器件参数 变化后对电路性能的影响。 此外，与模拟集成电路晶体管级仿真一样，数字集成 电路晶体管级仿真也要做工艺角仿真，以检验工艺制造 过程中引起的器件参数变化对逻辑单元性能的影响。 8.3 电路仿真电路仿真 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 8.4 版图设计版图设计 与模拟集成电路晶体管级设计一样，版图设计也是数 字集成电路晶体管级设计流程中的一个关键环节。 在数字集成电路版图布局和布线设计中，则注重其单 元版图设计的规整性，并且通常将各单元版图设计成等高 不等宽的结构，并且其电源和地线保持等高度和等宽度， 以便于其作为标准单元库在更高层次进行数字集成电路设 计时的自动布线。 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 版图寄生器件引起闩锁效应 （Latch-up）是设计CMOS电路 版图必须重视的一个问题。以 图8.2（a）所示的CMOS反相器 为例讨论这一问题。图8.2（b ）所示的是该反相器版图的剖 面示意图，其等效电路如图8.2 （c）所示，图中的RS、Rw为衬 底和P阱的体电阻。 8.4.1 CMOS电路版图中的闩锁效应电路版图中的闩锁效应 图8.2 CMOS电路中的寄生PNPN结构 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 该四层可控硅具有如图8.3所示的伏安特性曲线，并且曲线 中有一段呈现出负阻特性。 8.4.1 CMOS电路版图中的闩锁效应电路版图中的闩锁效应 图8.3 SCR结构伏-安特性曲线 在正常工作状态下，PNPN四层结构之间的 电压不会超过Vtg，因此它处于截止状态。但在 一定的外界因素触发下，例如由电源端或输出 端引入一个大的脉冲干扰，或者受射线的瞬时 辐照，使PNPN四层结构之间的电压瞬间超过Vtg ，这时，该寄生结构中就会出现很大的导通电 流。只要外部信号源或者VDD和VSS能够提供大 于维持电流IH的输出，即使外界干扰信号已经消 失，在PNPN四层结构之间的导通电流仍然会维 持，这就是所谓的“闩锁”现象。 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 全面而深入的分析结果表明，产生闩锁的基本条件有三个： （1）外界因素使两个寄生三极管的EB结处于0.7V的正向偏置； （2）两个寄生三极管的电流放大倍数乘积； （3）电源所提供的最大电流大于寄生可控硅导通所需要的维持电 流IH（见图8.3）。 8.4.1 CMOS电路版图中的闩锁效应电路版图中的闩锁效应 121 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 上述条件（2）的推导如下。参见 图8.2（c）所示的PNPN结构的等 效电路， 设外界干扰引起的触发电流IAG使 Q1的EB结正偏电压0.7V。由等效 电路可得如下关系： IC1 1IAG=IRW+ IB2 IB2 上式最后的近似是考虑IB2IRW后 的结果。 8.4.1 CMOS电路版图中的闩锁效应电路版图中的闩锁效应 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 由Q2 的电流放大特性可知，因外界 触发而引起的集电极电流等于： 若该电流流经电阻RS时所产生的压降 足以保证Q1的导通，则此时就有 （其中1 1），整理后即得到条件： IC2=2IB2=2IAG1 IC22IAG1IB1+IRSIB1， （ 考虑到IB1 IRS），也即有2IAG1 IB1 IAG/1 12 1 8.4.1 CMOS电路版图中的闩锁效应电路版图中的闩锁效应 2IC1 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 抑制闩锁效应有多项技术，其中最 有效的办法就是减小寄生电阻RS和RW 。如果这两个电阻为零，则寄生三极 管Q1和Q2永远不会打开。 8.4.1 CMOS电路版图中的闩锁效应电路版图中的闩锁效应 这两个电阻的阻值依赖于阱连接和衬底连接之间的距离。对于反相 器，阱连接和衬底连接之间的距离越近，反相器形成闩锁的机会就 越少。阱连接和衬底连接之间的距离不但要近，而且接触孔的数目 要多。在PMOS管和NMOS管之间放置尽可能多的衬底连接和阱连接， 能大大减小寄生电阻的阻值，有效抑制闩锁。 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 8.4.2 CMOS基本门电路及版图实现基本门电路及版图实现 CMOS管是管是MOS管的一种管的一种。MOS管管是金属是金属-氧化物氧化物-半导体场半导体场 效应管效应管(Metal-Oxide-Semiconductor Field Effect Transistor MOSFET)，它可分为：它可分为： 按工作方式分按工作方式分 增强型：增强型：|VGS |=0，iD=0； |VGS |VT，iD 耗尽型：耗尽型：|VGS |=0， iD0 按沟道类型分按沟道类型分 NMOS 相当于相当于NPN，只电子导电，用于动态电路只电子导电，用于动态电路 PMOS 相当于相当于PNP，只空穴导电。早，现少用只空穴导电。早，现少用 CMOS逻辑门电路是由逻辑门电路是由N沟道沟道MOS管和管和P沟道沟道MOS管互补管互补 (Complementary)而成。它功耗低、集成度高，具有而成。它功耗低、集成度高，具有P阱、阱、N阱阱 和双阱等工艺结构。和双阱等工艺结构。 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 8.4.2 CMOS反反(倒倒)相器相器 V V V DD TP TN i o 电路组成电路组成 这是一种典型的这是一种典型的CMOSCMOS电路结构，它由一个电路结构，它由一个NMOSNMOS晶体管和晶体管和 PMOSPMOS晶体管配对构成，两个器件的漏极相连作为输出，栅极晶体管配对构成，两个器件的漏极相连作为输出，栅极 相连作为输入。相连作为输入。NMOSNMOS晶体管的衬底与它的源极相连并接地，晶体管的衬底与它的源极相连并接地， PMOSPMOS晶体管的衬底与它的源极相连并接电源。晶体管的衬底与它的源极相连并接电源。 V V V DD TP TN i o V V V DD TP TN i o Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 物理结构的剖视图物理结构的剖视图 CMOSCMOS物理结构的剖视图如图所示。其中物理结构的剖视图如图所示。其中n n沟道晶体管是沟道晶体管是 在在p p阱区中制作的；而阱区中制作的；而P P沟道晶体管是在沟道晶体管是在n n型衬底上制作的。型衬底上制作的。 两个晶体管的栅极联在一起形成输入端。两个晶体管的栅极联在一起形成输入端。 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 工作原理工作原理 +V DD +10V S RONN 0V TN导通、 导通、TP截止截止 vo (1) 当当vi=VOH=VDD时时, 则有则有vGSN=VDDVTN ，故故TN导通，导通导通，导通 内阻很低小于内阻很低小于K )，TP截止，内阻很高（截止，内阻很高（108109 )。输。输 出为低电平出为低电平VOL，且且VOL 0 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 (2) 当当vi=VI L=0V时，时，则有则有VGSN=0VTN ， TN截止，内阻很高（截止，内阻很高（ 108109 ) ，而而TP导通，导通内阻很低小于导通，导通内阻很低小于K ) 。输出为。输出为 高电平高电平VOH，且且VOH VDD。 。 +V DD +10V S RONP 10V T N截止、 截止、TP导通导通 vo AL = 工作原理工作原理 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 整个工作区可以分为五个区域来讨论：整个工作区可以分为五个区域来讨论： 1. A区：区：0 Vi Vtn NMOS截止截止 , Idsn= 0 PMOS导通导通，Vdsn= Vdd ， ，Vdsp = 0 等效电路如下图所示：等效电路如下图所示： PT截止截止 P 在可变电阻区在可变电阻区 T NT 在饱和区在饱和区 在可变电阻区在可变电阻区PT NT在饱和区在饱和区 TP和和NT均在饱和区均在饱和区 NT截止截止 4 2 V 2 OH (V) 0 (V) i 6 10 6 8 84 v o 10 OL V v A B C D 传输特性传输特性(输入与输出电压的关系输入与输出电压的关系) Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 2. B区：区： Vtn Vi Vdd NMOS导通，处于饱和区，等效于一个电流源：导通，处于饱和区，等效于一个电流源： 2 )-( 2 = tni n dsn VV K I n n ox n n L W t K = 称之为称之为NMOS跨导因子。跨导因子。 PMOS等效于非线性电阻：等效于非线性电阻： )-( 2 1 - )-( )-(= 2 pddoddotnddisdp VVVVVVVKI p p ox p p L W t K = 称之为称之为PMOS跨导因子。跨导因子。 在在Idsn的驱动下，的驱动下，Vdsn自自Vdd下降下降, |Vdsp| 自自0V开始上升。等效电路如图所示。开始上升。等效电路如图所示。 传输特性传输特性 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 NMOS导通，处于饱和区，导通，处于饱和区，PMOS也导通，也导通， 处于饱和区，处于饱和区， 均等效于一个电流源，等效电路如图所示。此时有均等效于一个电流源，等效电路如图所示。此时有: 3. C区：区： Vi Vdd 2 )-( 2 = tni n dsn VV K I 2 )-( 2 = tpddi p dsp VVV K I 两个电流必须相等，即两个电流必须相等，即 Idsn= Isdp， 所以有：所以有： pn pntntpdd i tpddiptnin KK KKVVV V VVVKVVK /1 / )-(=)-( 22 + + = 传输特性传输特性 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 如果如果Kn=Kp，且有且有 Vtn= -Vtp，则有则有: Vi= Vdd/2 但是，但是， n (23) p，所以应有所以应有: Wp/Lp 2.5 Wn/Ln 由由Kn=Kp，Vtn= -Vtp和和Vi= Vdd/2，应有应有: VO= Vdd/2 K比比(Kn/Kp)对转移特性的影响，如下图所示：对转移特性的影响，如下图所示： 传输特性传输特性 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 4. D区：区： Vdd/2Vdd/2 Vi VddVdd +Vtp 与与B区情况相反：区情况相反： PMOS导通，处于饱和区，等效一个电流源：导通，处于饱和区，等效一个电流源： 2 )-( 2 = tpddi p dsp VVV K I () = 2 2 dsn dsntnindsn V VVVKI NMOS强导通，等效于非线强导通，等效于非线 性电阻：性电阻： 等效电路如图所示。等效电路如图所示。 传输特性传输特性 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 5. E区：区：Vi Vdd+Vtp PMOS截止，截止，NMOS导通。导通。 Vdsn= 0 |Vdsp| = Vdd Idsp= 0 等效电路如图所示。等效电路如图所示。 传输特性传输特性 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 综合上述讨论，综合上述讨论，CMOS反相器的转移特性和稳态支路反相器的转移特性和稳态支路 电流如图所示电流如图所示: AB C DE Vdd VddVddVdd+VtpVtn Vi 0 2 Vo Idsn Vo 传输特性传输特性 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 研究瞬态特性与研究静态特性不同的地方在于必须考虑研究瞬态特性与研究静态特性不同的地方在于必须考虑 负载电容（下一级门的输入电容）的影响。负载电容（下一级门的输入电容）的影响。 脉冲电路上升，下降和延迟脉冲电路上升，下降和延迟 时间的定义如图所示。时间的定义如图所示。 tr： (Vo=10%VomaxVo=90%Vomax) tf： (Vo=90%VomaxVo=10%Vomax) td： (Vi=50%VimaxVo=50%Vomax) 2 pHLpLH d tt t + 瞬态特性瞬态特性( (开关开关特性特性) t tftr td 0.9VDD +VDD t 0 Vi(t) Vo(t) +VDD 0.1VDD 0 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 通过理论分析可得到计算 CMOS反相器的上升时间和下 降时间的近似公式。 下降时间： 上升时间： DDN L f VK C 2t DDP L r 2 VK C t 其中KN、KP分别为NMOS管和PMOS管的跨导系数。当两管 P P N N KK = 所以 r N P f tt = （8.4） （8.5） （8.6） （8.7） 尺寸相等时，有 瞬态特性瞬态特性( (开关开关特性特性) Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 因而，假若我们希望反相器的上升时间和下降时间近 似相等，则需要使 1 P N = K K （8. 8） 这就意味着，当PMOS管与NMOS管的沟道长度相同时， PMOS管的沟道宽度必须加宽到NMOS管沟道宽度的 N/P倍 左右，即 N P N P WW = （8.9） 瞬态特性瞬态特性( (开关开关特性特性) Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 3）功耗）功耗 无论CMOS门处于这两种逻辑形态 中的哪一种状态，两个MOS管中始终有 一个管子是截止的。所以，静态（稳态 ）电流和静态功耗PD都近似为0。 CMOS反相器功耗反相器功耗 Pd= fCLVDD2 （8.10） CL VDD VTP VTN Vi Vo CMOS反相器的动态功耗与开关频率、负载容量以及电源电 压VDD的平方成正比。如图8.10（a）所示，假设CMOS反相器 接有负载电容CL，输入端输入频率为f的脉冲信号。随着输 入信号的变化，经晶体管反复给电容充放电，以热的形式 消耗能量。这种伴随着电容的充放电的动态功耗可由下式 求出： Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 4）器件参数）器件参数 在一定的工艺条件下，对反相器的设计，关键是对晶 体管尺寸参数（W/L）的设计，并由确定的沟道长度L，获 得沟道宽度的具体数值。 可以应用下面列出的较为精确的上升时间tr与下降时间 tf公式计算器件的宽长比（W/L）。 )9.01.0( 1 1 1.0 1arcth )1( 1.0 P P P 2 P P Pr + =a a a a a t， ()9 . 01 . 0 1 1 1 . 0 1arcth )1 ( 1 . 0 N N N 2 N N Nf + =a a a a a t， （8.11） （8.12） DDP L P VK C = DDN L N VK C = dd TP P V V a = DD TN N V V a= 其中， ， ， Arcth为双曲余切的反函数 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 在实际的设计中，通常要预留一定的设计余量，当确定了信号的在实际的设计中，通常要预留一定的设计余量，当确定了信号的 最高工作频率要求后，在考虑了余量后就可以获得上升时间与下降最高工作频率要求后，在考虑了余量后就可以获得上升时间与下降 时间的数值，根据工艺提供的器件的阈值电压、栅氧化层厚度等参时间的数值，根据工艺提供的器件的阈值电压、栅氧化层厚度等参 数，即可以计算数，即可以计算反反相器相器NMOSNMOS和和PMOSPMOS晶体管的具体尺寸。晶体管的具体尺寸。 通常在设计通常在设计反反相器时，要求输出波形对称，也就是相器时，要求输出波形对称，也就是t tr r= =t tf f，因为，因为 是在同一工艺条件下加工，是在同一工艺条件下加工，NMOSNMOS和和PMOSPMOS的栅氧化层的厚度相同，如的栅氧化层的厚度相同，如 果果NMOSNMOS和和PMOSPMOS的阈值电压数值相等，则的阈值电压数值相等，则K KP P=K=KN N。由由跨导系数的表达式跨导系数的表达式 可以得到如下结论可以得到如下结论： CMOSCMOS反相器的设计反相器的设计 () () 5.2= p n N P L W L W 由此可以得到一个在这种条件下的简便计算方法：由此可以得到一个在这种条件下的简便计算方法：只要计只要计 算算t tf f， 并由此计算得到并由此计算得到NMOSNMOS管的宽长比管的宽长比(W/L)(W/L)N N，将此值乘，将此值乘2.52.5 就是就是PMOSPMOS管的管的 (W/L)(W/L)P P，反之也行，反之也行。 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 解：跨导系数： 根据（8.4)和（8.5)上升时间和下降时间的近似公式 动态功耗为 26 26 /500)2/20(1050)/( /1100)2/20(10110)/( VALWKK VALWKK PPP NNN = = ns VK C t ns VK C t DDp L r DDN L f 16 510500 1022 2 3 . 7 5101100 1022 2 6 12 6 12 = = = = mWVfCP DDLd 151021020 21262 = Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 采用式（8.11）和（8.12）计算开关时间 12 6 12 6 2 100.7 3.6,0.14 1100 1055 2 100.7 8,0.14 500 1055 TNL NN NDDDD LTP PP pDDDD VC ns K VV CV ns K VV = = nsns a a a a t nsns a a a a t 0.6 14.01 14.01 1.0 1arcth )14.01( 1.014.0 6.3 1 1 1.0 1arcth )1( 1.0 4.13 14.01 14.01 1.0 1arcth )14.01( 1.014.0 8 1 1 1.0 1arcth )1( 1.0 2 P P 2 P P Pr 2 P P 2 P P Pr = + = + = = + = + = Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 Spice 分析分析 M1 Vout Vi Gnd Gnd NMOS L=2u W=20u M1 Vout Vi Gnd Gnd NMOS L=2u W=20u M2 Vout Vi Vdd Vdd PMOS L=2u W=10u M2 Vout Vi Vdd Vdd PMOS L=2u W=10u C3 Vout Gnd 2pC3 Vout Gnd 2p .MODEL NMOS NMOS VTO=0.7 KP=110U .MODEL NMOS NMOS VTO=0.7 KP=110U +GAMMA=0.4 LAMBDA=0.04 PHI=0.7+GAMMA=0.4 LAMBDA=0.04 PHI=0.7 .MODEL PMOS PMOS VTO=.MODEL PMOS PMOS VTO=- -0.7 KP=50U 0.7 KP=50U +GAMMA=0.57 LAMBDA=0.05 PHI=0.8+GAMMA=0.57 LAMBDA=0.05 PHI=0.8 vdd vdd Gnd 5.0vdd vdd Gnd 5.0 Vin Vi GND PULSE (0 5 0 0n 0n 25n 50n)Vin Vi GND PULSE (0 5 0 0n 0n 25n 50n) .tran 0.1n 100n start=40n.tran 0.1n 100n start=40n .print tran v(Vi) v(Vout).print tran v(Vi) v(Vout) M2M2 M1M1 C3C3 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 VoutVout ViVi 输入输出特性输入输出特性 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 开关时间开关时间 下降下降时间时间(ns)(ns) 上升上升时间时间(ns)(ns) 90%90%50.150.110%10%75.3975.39 10%10%51.2251.2290%90%80.2780.27 下降时间下降时间(ns)(ns)1.121.12上升时间上升时间(ns)(ns)4.884.88 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 图8.4（d）所示的符号电路版图转换成物理版图，如图 8.5（a）所示。该符号电路版图还可以转换成图8.5（b）所 示的另一种物理版图。 CMOS数字集成电路反相器版图设计数字集成电路反相器版图设计 图8.5 反相器版图的两种基本结构：垂直走向（a）和水平走向（b）MOS管结构 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 CMOS数字集成电路反相器版图设计数字集成电路反相器版图设计 （a）金属线从管子中间穿过的水平走向MOS管结构 （b）金属线从管子上、下穿过 的走向MOS管结构（c）有多晶硅线穿过的垂直水平走向MOS管结构 图8.6 有互连线穿过反相器版图的三种结构 此外，在版图设计过程中，CMOS反相器还可以有其他不 同的版图拓扑结构。如图8.6（a）、 8.6（b）、8.6（c）所示。 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 8.5.2 CMOS与非门和或非门电路与非门和或非门电路 与非门和或非门工作原理如下图所示（二输入）：与非门和或非门工作原理如下图所示（二输入）： 全互补标准电路全互补标准电路 上拉电阻上拉电阻 下拉电阻下拉电阻 Fundamentals of IC Analysis and Design (8) 材料与能源学院微电子材料与工程系材料与能源学院微电子材料与工程系 所谓所谓等效反相器设计等效反相器设计，实际上就是根据晶体管的串并联关系，再，实际上就是根据晶体管的串并联关系，再 根据等效反相器中相应晶体管的尺寸，直接获得与非门中各晶体管的根据等效反相器中相应晶体管的尺寸，直接获得与非门中各晶体管的 尺寸的设计方法。尺寸的设计方法。 具体方法是：将与非门中的具体方法是：将与非门中的M M3 3和和M M4 4的串联结构等效为的串联结构等效为反反相器中的相器中的N N MOSMOS晶体管，将并联的晶体管，将并联的M M1 1和和M M2 2等效为反相器中的等效为反相器中的PMOSPMOS晶体管。在根据频晶体管。在根据频 率要求和有关参数计算获得等效反相器的率要求和有关参数计算获得等效反相器的NMOSNMOS和和PMOSPMOS的宽长比的宽长比( (W WL)L) N N和 和( (W WL)L)P P，以后，考虑到以后，考虑到M M3 3和和M M4 4是串联结构，为保持下降时间不变，是串联结构，为保持下降时间不变， M M3 3和和M M4 4的等效电阻必须缩小一半，亦即它们的宽长比必须比倒相器中的等效电阻必须缩小一半，亦即它们的宽长比必须比倒相器中 的的NMOSNMOS的宽长比增加一倍，由此得到的宽长比增加一倍，由此得到( (W WL)L)m3,m4 m3,m4 2(2(W WL)L)N N。 因为考虑到二输入与非门的输入端因为考虑到