2014年6月-数字电路复习.ppt

1,数字电路与逻辑设计 复习题 2014,南京邮电大学 蔡祥宝 E-mail: ,2,第四章 组合逻辑电路,3,数字显示译码器(7段显示译码器),(1)半导体数码管(C391E共阴极),4,优点:工作电压低体积小寿命长可靠性高。,缺点：工作电流比较大，每一段的工作电流在10mA左右。,半导体数码管根据二极管的连接不同分为共阴共阳两种。如下图所示：,液晶显示器：用于计算器电子手表电子词典等。,5,6,(2) BCD 七段显示译码器(典型芯片7448),A3A0：8421BCD输入端。 YaYg：七段输出端。,简化符号,下面给出7448的015十六个字符显示 :,7,图 4.2.15 015十六个字符显示,8,表4.2.3 7448功能表,9,10,图 4.2.17 用7448驱动BS201A的连接方法,1K7,11,第五章 触发器,12,一. DFF（维持 阻塞DFF）,1电路结构 电路的结构=基本触发器+触发引导电路,13,2功能描述(重点掌握),（1）特征方程（或次态方程） Qn+1 = D CP 式中：“CP”表示FF状态的变化发生在CP的上升沿。,（2）功能表(重点掌握),14,(3)激励表(重点掌握),(4) 波形图（重点掌握）,15,举例: 例一: 二分频电路(DFF处于计数状态),16,例二:用DFF接成2位二进制加法计数器,17,例三： 维持阻塞D触发器的CP和D信号如 图所示,设触发器Q端的初始为“0”, 试作触发器Q端的输出波形。,Q,18,例四： 维阻D触发器构成的电路如图所示， 试作Q端波形。,Q,解：特征方程为：,Q端波形如上所示。,19,例五:,20,5.8 维阻D触发器构成的电路如图P5.8所示， 试作Q端波形。,Q,解：特征方程为：,Q端波形如上所示。,例六:,21,二. 边沿JKFF,1电路结构及符号,图 5.4.6 边沿JKFF,22,2特征方程(重点掌握）,3功能表(重点掌握）,23,4激励表(重点掌握）,5波形图 (重点掌握）,24,25,例二： 画出图中Q端的波形,设初态为“0” 。,Q,26,5.14 试作出图P5.14中Q端和Z端的波形。设 Q的初始状态为“0”。,解：特征方程,例三:,27,28,第六章 时序逻辑电路,29,MSI移位寄存器(典型芯片:74194重点掌握),注意:左移右移的说法。 右移：Q0 Q3（0 to 3的移位）； 左移：Q0 Q3 （3 down to 0的移位）。,(1). 四位串入并入串出并出双向移存器,30, 功能表,31,在计算机通信中,一般人们把8位二进制划分为一个字节,从发送机发送数据时,通常是以串出的形式,一个码一个码地发送(即:并入串出),对于接收机上的CPU来讲,它有一个控制信号告诉接收机的计算机数据还没有到齐,请计算机等待。,实现数据转换,32,当接收机收到的数满了，就将告诉计算机，它可以取数了。那么，通知计算机可以取数的信息，就是通过一位标志位来进行的。当标志位=0时，通知计算机可以取数。 在图6.4.7中 D1 = 0 就是作为标志位。,33,1）串行并行（接收机）,Q0Q6：并行数据输出端,D1：取0，作为标志码,34,工作过程：,清0,置数,右移,读取,35,36,2）并行串行 （发送机）,2片的Q3：串行数据输出端,D0：取0，作为标志码,37,工作过程：,启动,置数,右移,38,39,强调：启动信号,启动：使M0=M1=1，准备并入。,40,3. MSI二进制计数器,电路结构, 由4个JKFF为核心构成四位二进制同步加法计数器。,(1). 74LS161 (典型芯片) 四位二进制(M=16)可预置同步加法计数器。,41, 工作模式控制端PT 。（用于级联）, 并行数据输入端D3 D2 D1 D0。, 计数输出端Q3 Q2 Q1 Q0及进位输出端QCC。,功能表,42,例6.6.1设计产生序列码F=11110101的计数型序列码发生器。采用MSI , 即:74161和74151 实现电路。 解：,1）设计M=8的计数器；（用74161设计）,2）设计组合电路。（用74151设计）,43,44,习题6.40 写出图P6.40中74161输出端的状态编码及74151输出端产生的序列信号。,解： 1)求计数器的模长,M=10,45,3) 列真值表,46,4) 求序列码,F=1111000110,47,例二:试分析下图电路,完成要求1和要求2。,74194的状态转移表,A2 A1 A0,Q0 Q1 Q2 Q3 DSR F,0 0 0 0 1 D0=0,1 0 0 0 1 D4=1,1 1 0 0 1 D6=0,1 1 1 0 1 D7=1,1 1 1 1 0 D7=1,0 1 1 1 0 D3=0,0 0 1 1 0 D1=1,0 0 0 1 0 D0=0,0 0 0 0 1 D0=0,48,例三:用一片74194和若干与非门设计一个产生序列码为110100, 且能自启动的序列信号发生器。 要求：导出DSL的表达式并画出电路。,解：110100，110100,2. F端输出的序列信号为: F= 01011010,49,Q1 Q2 Q3 DSL,1 1 0 1 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0,检查自启动：000 001 ，111 110 ,电路具有自启动性,50,电路图,51,例四：分析下图的模长及自启动性。要求列出状态转移真值表，并写出Q3的输出序列。,解： 1）写出激励函数 D3= Q2； D2= Q1； D1= Q0； D0= Q3Q2。,2）列出状态转移表,52,Q3 Q2 Q1 Q0 0 0 0 1,0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 1 0 1 0 0 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 1 0 0 0,当 Q3Q2Q1Q0= 0000时,即: LD=1 , 计数 00000001 ,D0= Q3Q2,偏离状态:00000001 电路具有自启动,3)求出Q3序列为:000100110101111,53,例五：试用74194及74151设计产生序列 11100010011010，要求电路具有自启动性。,解：11100010011010，111000 ,降去Q3 ：,54,注意：要使电路具有自启动性， 0000一定要取“1”， 才能使00000001。 1111一定要取“0”， 才能使11111110。,55,56,例七:分析下图电路,写出状态转移表(设初态 Q3 Q2 Q1 Q0=0111)。,解：74161： D0=Q1 Q2 ， D1= Q0 ， D2= Q1,57,74151 ： D0= D1= D2= D3=D5=0 , D4= D6= D7= 1 A2= Q2 ， A1= Q1 ， A0= Q0 。 F1= Q2 F2= Y,58,列状态转移表 Q2 Q1 Q0 F1 F2,1 1 1 1 1（D7） 1 1 0 1 1（D6） 1 0 0 1 1（D4） 0 0 1 0 0（D1） 0 1 0 0 0（D2） 1 0 1 1 0（D5） 0 1 1 0 0（D3） 1 1 1 1 1（D7）,74151 ： D0= D1= D2= D3=D5=0 , D4= D6= D7= 1 A2= Q2 ， A1= Q1 ， A0= Q0 。 F1= Q2 F2= Y,74161： D0=Q1 Q2 ， D1= Q0 ， D2= Q1,59,60,6.4 试画出用MSI移存器74194构成8位串行并行码的转换电路（用三片74194或两片74194和一个D触发器）。,解：(1)用三片74194构成。,61,题6.4 8位串入并出转换电路的状态转移表,反馈函数：,62,题6.4 图1,串入,反馈函数：,63,(2)用两片74194、一个D触发器(和与非门)构成。,题6.4 图2,串入,反馈函数：,64,用两片74194、一个D触发器(和或门)构成。,65,Q8n+1的卡诺图,M1的卡诺图,66,6.40 写出图P6.40中74161输出端的状态编码表及74151输出端产生的序列信号。,题 P6.40,67,解：74161采用复0法，实现模M=10的计数器，,1)求计数器的模长,M=10,3) 列真值表,74LS161是异步清“0”,68,74151输出端产生的序列信号为：,1111000110，,4) 求序列码,F=1111000110,69,6.42 用74194设计序列信号发生器产生序列信号：,（1）1110010，； （2）101101,。,解：（1）列状态转移表：,70,DSL的卡诺图,DSL