集成电路设计基础Ch01引言.ppt_第1页
集成电路设计基础Ch01引言.ppt_第2页
集成电路设计基础Ch01引言.ppt_第3页
集成电路设计基础Ch01引言.ppt_第4页
集成电路设计基础Ch01引言.ppt_第5页
已阅读5页,还剩19页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

IC设计基础, 华侨大学 电子工程电系 2012年,2,80年代以后DRAM的发展,表 1.2,3,1.2 当前国际集成电路技术发展趋势,4,12英寸(300mm) 0.09微米是目前量产最先进的CMOS工艺线,关心工艺线,5,集成电路技术发展趋势,1) 特征尺寸:微米亚微米深亚微米,目前的主流工艺是0.13m和0.18 m,90nm和 65nm已开始走向规模化生产; 2) 电路规模:SSISOC; 3)晶圆的尺寸增加, 当前的主流晶圆的尺寸为8英寸, 正在向12英寸晶圆迈进; 4)集成电路的规模不断提高, 最先进的CPU(P-IV)已超过4000万晶体管, DRAM已达Gb规模;,6,5)集成电路的速度不断提高, 人们已经用0.13 m CMOS工艺做出了主时钟达2GHz的CPU ; 10Gbit/s的高速电路和6GHz的射频电路; 6)集成电路复杂度不断增加,系统芯片或称芯片系统SoC(System-on-Chip)成为开发目标; 7)设计能力落后于工艺制造能力; 8)电路设计、工艺制造、封装的分立运行为发展无生产线(Fabless)和无芯片(Chipless)集成电路设计提供了条件,为微电子领域发展知识经济提供了条件.,集成电路技术发展趋势,7,1.3 无生产线集成电路设计技术,8,集成电路发展的前三十年中,设计、制造和封装都是集中在半导体生产厂家内进行的,称之为一体化制造 (IDM,Integrated Device Manufacture)的集成电路实现模式。 近十年以来,电路设计、工艺制造和封装开始分立运行,这为发展无生产线(Fabless)集成电路设计提供了条件,为微电子领域发展知识经济提供了条件。,IDM与Fabless集成电路实现,9,Fabless and Foundry: Definition 无生产线与代工: 定义,What is Fabless? IC Design based on foundries, i.e. IC Design unit without any process owned by itself. What is Foundry? IC manufactory purely supporting fabless IC designers, i.e. IC manufactory without any IC design entity of itself.,10,Relation of F&F(无生产线与代工的关系),Layout,Chip,Design kits,Internet,Foundry,Fabless,设计单位,代工单位,11,Relation of FICD&VICM&Foundry 无生产线IC设计-虚拟制造-代工制造,Foundry I,Foundry II,FICD: fabless IC designer,VICM: virtual IC manufacture(虚拟制造) ( MOSIS, CMP, VDEC,CIC,ICC),FICD 1,FICD 2,FICD 3,FICD 4,FICD n,VICM,VICM,12,1.4 代工工艺,13,国内可用Foundry(代客户加工)厂家,14,国内在建、筹建Foundry(代客户加工)厂家,上海:“中芯”,8”,0.25m, 2001.10 “宏力”,8”,0.25m, 2002.10 “华虹-II”,8”,0.25m, 筹建 台积电(TSMC),已宣布在松江建厂 北京: 首钢NEC, 8”,0.25m,筹建 天津: Motolora, 8”,0.25m, 动工 苏州: 联华(UMC),已宣布在苏州建厂,15,MPW: cost,Chip1,Chip1,Chip6,Chip2,Chip5,Chip4,Chip3,$50 000,$50 000,500/mm2,CMP/France,Charter/Singapore,16,射光所RFIC MPW项目已有客户,17,清华大学设计的电 路,南通工学院设计的电 路,东南大学射光所应用MPW制作芯片情况,以多项目晶圆形式完成了四批0.35微米CMOS、三批0.25微米CMOS和两批砷化镓共九批50多种集成电路的设计、制造和测试,六批集成电路已经测试成功。 代清华大学完成了三批五块芯片的制造。 代南通工学院完成了一批多个芯片的制造,近日已测试成功。,18,无生产线集成电路设计EDA工具投资,单独购买 一套可设计IC的国外EDA工具: 50万元 单独获得CIDC支持 多套Panda2000: 5万元 高校联合参加“中国芯片”工程 多套完整的国内外EDA工具: 10万元(?) 最低可能的一套可设计IC软件: 2000元(!) (DSCH+Microwind),19,集成电路设计技术的内容,国内外可用生产线资源(工艺, 价格, 服务)的研究和开发 可用生产线工艺文件(Tech-files)的建立 元件库(Cell-libraries)的开发 具有知识产权的单元电路、系统内核(IP-cores)功能模块的开发和利用 系统芯片(SoC)设计 多项目晶圆的开发与工艺实现 芯片测试系统和方法的研究,20,多项目晶圆技术,Chip1,Chip1,Chip6,Chip2,Chip5,Chip4,Chip3,$30 000,$30 000,$5 000,21,Measurement System of Ultra-High-Speed ICs,DC Supplier,Agilent 86100A,Cost: US$ 400 000,Probe Station,22,表1.5 射光所已开辟的的代工渠道和工艺,23,1.6 集成电路设计需要的知识范围,1) 系统知识 计算机

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论