数字电路第6章复习.ppt

第六章复习,计数器的分析,同步、异步分析步骤：由电路触发器激励函数(公式和图解）状态转移表分析模长和自启动性。 用图解法，注意高低位顺序，一般数码越高位权越高：Q3Q0 移存型计数器属于同步计数器，只要求出第一级触发器的次态方程和初始状态，就可以写出状态转移表。,计数器的设计,同步计数器的设计：状态转移表激励函数和输出函数(自启动性检查)电路图。 异步计数器的设计：采用脉冲反馈法。反馈电路加基本SRFF，使电路可靠复位。 移存型计数器的设计：列状态转移表必须满足移存规律，主要求解第一级触发器的激励函数。常用移存型计数器：环形和扭环形。,同步二进制加法计数器的规律,b. TFF形式,a. CP1=CP2=CPn=CP,c. T1=1，,d.,同步二进制减法计数器的规律,b. TFF形式,a. CP1=CP2=CPn=CP,c. T1=1，,d.,异步二进制加法计数器的规律：,（1）由n个TFF构成。,（2）计数脉冲接第一级触发器的时钟CP0。,（3）后一级输出Qi+1是前一级输出Qi的二分频，且在Qi的下降沿触发，因此,对于JKFF： QiCPi+1 对于DFF： QiCPi+1,进位信号Z=Q1 Q2Qn,异步二进制减法计数器的规律：,（1）由n个TFF构成。,（2）计数脉冲接第一级触发器的时钟CP0。,（3）后一级输出Qi+1是前一级输出Qi的二分频，且在Qi的上升沿触发，因此,对于JKFF： QiCPi+1 对于DFF： QiCPi+1,进位信号Z= Q1 Q2 Qn,MSI同步计数器,741614位二进制加法计数器。 741634位二进制加法计数器，CR：同 步清0。 74160十进制8421BCD加法计数器，引脚功能与74161相同，只是Qcc=1001时为1,MSI异步计数器,7490“二五十”进制异步加法计数器。8421BCD和5421BCD T213“二十六”任意进制计数器。,MSI移位寄存器,74194四位串入、并入串出、并出双向移位寄存器。 74195四位右移移存器 74165串入、并出串出8位右移移存器,级联扩展,74161、74163、74160可同步级联也可异步级联，级联后模长分别为：M=256，M=256，M=100。 7490只能异步级联，M=100。 74194级联可实现8位双向移存器,MSI实现任意进制计数器,反馈法：异步清0法和同步置数法。注意：用LD端置全1（置最大数法）时，注意自启动性。 任意进制计数器的进位信号/分频输出可以很方便的从反馈门输出端（CR,LD）直接引出。,M1 CP1,M2 CP2,M1 CP1,M2 CP2,1,进位,进位,M=M1*M2,M为M1和M2的最小公倍数,进位,进位,几种级联方式：,序列码发生器,已知序列发生器：移存型和计数型。 已知序列长度发生器：用最长线性序列加反馈的设计方法。 D1= f 起跳状态+QnQn-1Q1 m序列反馈函数记住n=5。,五、顺序脉冲发生器 六、时序电路的分析和同步时序电路的设计,6.2 试作出101序列检测器的状态图。该同步电路有一根输入线X，一根输出线Z，对应于输入序列101的最后一个“1”，输出Z=1，其余情况下输出为“0”。,(1) 101序列可以重叠，例如：,(2) 101序列不可以重叠，例如：,X：010101101 Z：000101001,X：0101011010 Z：0001000010,(1) 解： 输入变量为X、输出变量为Z；,题6.2(1)的示意图,题6.2(1) 的原始状态转移图,0/0,1/0,0/0,11,100,(2) 解： 输入变量为X、输出变量为Z；,题6.2(2)的示意图,题6.2(2) 的原始状态转移图,0/0,1/0,0/0,11,100,例1 试给出一个自动售饮料机的原始状态转移图。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币后机器自动给出一杯饮料，投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。,解：输入变量为A、B，输出变量为Y、Z；,取投币信号为输入变量，用A、B表示，给出饮料信号和找钱信号为输出变量，用Y、Z 表示。,A=1,B=1：分别表示投入一枚一元硬币和一枚五角硬币， A=0,B=0：表示未投入。 Y=1,Z=1：分别表示给出饮料和找回一枚五角硬币， A=0,B=0：表示不给饮料和不找回一枚五角硬币。,S0:初始状态， S1:收到五角硬币。 S2:收到一元硬币。 S3:收到一元五角硬币。并入S0状态。,例1 的原始状态转移图,00/00,00/00,10/00,10/10,00/00,10/11,6.3 对下列原始状态转移表进行简化。,表 习题6.3-(1),进行顺序比较，作隐含表,解： 作状态对图,(a),(b),进行关联比较,(c),作最简状态转移表,a.列出所有的等价对。,b.列出最大等价类。,c.进行状态合并，并列出最简状态表。,BC 、AD,将BC合并为状态b，AD合并为a，则,BC 、AD,习题6.3-(1)的最简状态转移表,图 P 6.8,6.8分析图P6.8电路，画出其全状态转移图并说明能否自启动。,解：1）该电路为异步时序电路，无输入控制信号，属于Moore型， 其激励方程为： J1=1,K1=Q2n J2=Q3n, K2=1 J3=1, K3=Q2n 次态方程为： Q1n+1=Q1n+Q2nQ1nCP, Q2n+1=Q3nQ2nCP, Q3n+1=Q3n+Q2nQ3nQ1,次态方程卡诺图,Q3n+1 Q2n+1 Q1n+1,状态转移表,图P6.8的状态转移图,逻辑功能：该电路是一个M=5的具有自启动性的异步计数器,6.13 用四个DFF设计以下电路： （1）异步二进制减法计数器。 （2）在（1）的基础上用复“0”法构成M=13的异步计数器。 解（1）,反馈状态为0011，此状态为过渡态，在状态编码表中该状态不出现,为使电路具有自启动性，将Q4Q3也送入与非门,6.17 写出图P6.17电路的状态转移表及模长M=?,题 P6.17,由状态转移表知，模长M=8，且具备自启动性。,题 P6.17 状态转移表,续表,续表,6.18 试分析图6.18能实现M=?的分频。,解：74161（1）的Q3接至74161（2）的CP，两74161为异步级联，反馈状态为（4C）H=76，又利用异步清0端，所以M=76。,6.19 试用74161设计循环顺序为0,1,2,3,4,5, 10,11,12,13,14,15,0,1的模长为12的计数电路。,解： 思路：当计数计到5时，让其置数为10。反馈状态为0101。,6.20 试用74161设计能按8421BCD译码显示的059计数的60分频电路。,解：思路：先将两片74161分别接成M=10和M=6的形式，再让两者级联，实现M=610=60。,6.22 试分析图P6.22(b)计数器的分频比为多少？,图P6.22(b),解：两片74161都处于计数状态 ( P=T=1 ) ，第1片74161的预置数为 ( 1001)2 ，第2片74161的预置数为 ( 0111)2 ，都使用置最小数法实现任意进制计数器。,对第1片74161：M1 = N1-9，M1 = 7,对第2片74161：M2 = N2-7，M2 = 9,两片74161采用异步级联方式，所以总模值M为,M = M1 M2 = 79 = 63,即：fCP : fZ = 63:1,6.25 试用7490设计用8421BCD编码的模7计数器。,解：先把7490设计成8421BCD输出的模10计数器,(1)用R01 、R02 作反馈端；,(2)用S91 、S92 作反馈端。,(1)用R01 、R02 作反馈端，即利用异步复0法，起跳状态为S7，即 ( 0111 )8421BCD，电路图如下所示。,题 6.25 (1) 图,(2)用S91 、S92 作反馈端，即利用异步置最大数法，起跳状态为SM-1，即S6 ，( 0110 )8421BCD，电路图如下所示。,题 6.25 (2) 图,6.31 现用信号为f1=100Hz的矩形波，试用两块7490将该信号变换成f0=2Hz的方波。 解：,6.32 试用一片7490和一个JKFF构成M=12的分频电路。并要求该电路的第一状态为0001。,解： 思路：一个JKFF可以构成M=2的计数器，将JKFF和7490异步级联构成M=20的计数器，取13的二进制码（01101）2为反馈状态。由于电路的第一状态为0001，所以取JKFF构成的M=2的计数器输出为最低位权输出Q0。,状态转移表为：,电路图为：,6.33 在上题中，若要求其输出为8421BCD译码显示时，即计数状态为01，02，11，12编码。试再用一片7490和一个JKFF实现电路。,解：状态转移表为：,其中Q4用来显示十位，Q3Q2Q1Q0用来显示个位。从状态转移表中可以看出Q4Q3Q2Q1位5421BCD码，因此将7490接成5421BCD码的形式。Q4Q3Q2Q1Q0的反馈状态为10011。,6.35 用DFF设计移存型序列信号发生器，要求产生的序列信号为,(1)11110000；,解： 求