组成原理课程设计.ppt

计算机组成原理,主讲教师：谭志虎、王小兰,课程设计,2,课程设计目的, 加深对冯诺依曼体系结构计算机组成及其各部分功能的理解进一步建立整机的概念。 加深对计算机数据通路的理解、加深对计算机指令系统、微指令的认识，并通过时序控制，完整地设计一个简单的计算机系统。 锻炼学生初步的计算机系统分析和设计能力。 锻炼学生分析、定位和排除故障的能力。,3,课程设计要求, 利用各单元实验和课堂上所学知识，选择适当的芯片，设计简单的计算机系统. 在完成数据通路设计并验证数据通路功能的基础上增加指令和微指令控制的功能 以自己所设计的计算机系统为硬件环境，设计出各指令周期流程图，并设计出相应的微命令。 以手动方式产生各指令执行过程中所需要的微命令,控制指令的执行。 设计控存，并将各指令的微程序存放在CM中，经过适当的时序控制，通过微程序自动控制指令的执行。,4,课程设计任务,根据课程设计指导书的要求，制定出设计方案 画出自己所设计计算机系统的原理框图和器件连接图，分析器件连接图中各器件不同引脚的功能，哪些可以固定连接，哪些需要通过微程序来控制，以及这些控制信号的有效形式。 画出各指令的指令周期流程图和所需要的控制信号 设计出实现指令功能的微程序 布线、调试、验收 课程设计报告和总结(!),5,确定 设计的总体要求,设计主机的逻辑框图,设计指令系统,画出指令周期流程图及逻辑控制信号,选择适当的芯片实现逻辑框图中的功能模块,将指令周期流程图中的逻辑控制信号具体化,连线、调试,优化控制信号并设计微程序,6,一、相关的基础理论,1、CPU的功能与组成,a)CPU的四项功能 b)完成功能需要的基本结构 c)重要的寄存器 PC、IR、AR、AC、 DR,7,2、控制器组成与指令周期流程图,不同的通路结构,流程不尽相同 不同的器件,控制信号的形式不尽相同,8,、指令和微指令的格式,微指令的长度、控制字段位数、顺序控制字段的设置,9,4、微程序在控存中的存放及微程序控制器的工作过程,LAD R0，（80) ADD R0, (81) JO 75 STA (R1), R0,10,微程序存放示意图,下址字段,地址,1000,XXXX,0111,XXXX,0110,XXXX,0101,XXXX,0100,XXXX,0011,XXXX,0010,XXXX,0001,XXXX,0000,操作控制字段,HALT,64,STA (R1) ，R0,63,JO 75,62,ADD R0，(81),61,LAD R0，(80),60,控制存储器CS,取指微指令,加法微程序,取数微程序,存数微程序,转移微程序,0000,0000,0110,0000,0000,0011,0010,主存储,11,(1)硬布线控制器的时序体制,主状态周期-节拍电位-节拍脉冲 三级体制,指令周期,CPU周期,时钟周期,本实验台上有时钟周期T1-T5,需要自己产生CPU周期,5、采用硬连布线设计控制器的方法,12,DRBUS = M1T4+LAD M2 T3 + ADDM3T3,(2)硬连布线设计控制器的方法,13,产生DRBUS微命令信号的电路表达式：,DRBUS = M1T4+LAD M2 T3 + ADDM3T3,14,ADD 10,(PC)IR,(10)+AC AC,Data Path,(PC)AR MEMDR DRIR,IR(A)AR MEMDR 取操作数 DR+ACAC 运算,Control Signal,PCout,LDAR, RD, LDDR,LDIR,PC+,IRout, LDAR, RD, LDDR, + , ALUout,微指令周期,微指令周期,PC=0000,PC取决于 IR(OP),PC取决于 IR下址字段或PC+,访问控存(读),访问控存(读),PC如何取值 初始值0000 取指令微指令 根据IR(OP)进行转移 PC+ 或者下址字段 什么时间选择什么值？,主存控存共用的问题 访存冲突必须分时使用 主存地址4个来源 PC、0000、PC、IR(A) 如何分时使用,取指令微指令完成取指令 第一条微指令如何取出 固定时序电路完成 上电就开始取微指令 T4下跳沿,访问主存(读/写),访问主存(读),15,6、细节处理及选择合适的芯片,16,DR的值可能来源于:,AC 主存 IR的形式地址部分(与寻址方式有关),DR的作用 CPU和主存之间信息传送的中转站 补偿CPU和主存之间的速度差异 单累加器结构的运算器中作为操作数寄存器,17,DR,IR,AC,DBUS,共享总线的处理,18,数据冲突的处理,除图示的情况外,在课程设计过程中还有很多地方存在可能数据冲突,需要特殊处理相应器件输出带三态并进行有效控制,19,数据被多次累加的现象,输出与输入之间控制不当导致,20,隐藏的故障分析与处理,LED显示不正常,要将分析的范围放大一些,建议采取模块化设计和模块化隔离方法定位故障,21,二、实验所使用的基本芯片,74LS181 74LS373 八D触发器 2816 E2PROM存储器(2816 2K8 ) 74LS395 四位寄存器 74LS157二选一数据选择器 74LS244 八三态输出缓冲器 74LS161四位计数器 74LS74，双D触发器 若干基本的门电路,22,74LS244引脚封装图,8D锁存器，具有三态驱动输出,三态输出的八缓冲器,74LS373引脚封装图,注意244与373的不同,凡是能用244的地方也可以用373，反过来则不一定能互换，需具体分析,23,1.CP：脉冲输入端 (上升沿触发） 2.QD、QC、QB、QA：计数输出 3.RD：异步复位端（低电平有效） 4.LD：同步置数端（低电平有效） 5.DCBA: 预置数输入端 5.EP、ET：计数使能端（高电平有效） 6.RCO：进位输出端（高电平有效）,74161逻辑图,24,74LS157四二选一数据选择引脚封装图,25,26,多余的地址线一定不能不接!连接地址的导线一定不能断!连接地址的源点信号的逻辑电平一定要正确!,27,74LS74双D触发器,28,三、调试建议,分布调试,遇到故障要仔细分析，不要急于把所有的导线都拆除并重连接，要仔细分析故障的原因并排除，否则故障将重现。,29,四、实验台布局,30,特别强调: 1、不能带电插拔导线！ 2、整个实验过程中不能插拔下载电缆！ 3、不能插拔其它实验台上的FPGA芯片！,31,五、时间安排,第一周周一： 布置任务和集中讲解 第一周周二：学生自己设计,选择并熟悉自己所要的芯片 周三上午 ：领取导线和芯片,进行芯片功能测试，在此基础 上修改和完善原设计方案。 剩余时间 ：实验室调试调试、验收(期间根据实际 情况加开个晚班),32,六、注意事项,、人一组，各组独立完成、原则上分组不能跨班 、设计出基本功能后可根据实际情况进行适当的扩充 、爱护实验设备，不随意拔插与自己的方案无关的芯 片，以免影响实验台的功能 、保持良好的秩序 、设计报告于设计完成后4周内以班级为单位统一,33,课程设计任务,根据课程设计要求，制定出设计方案、 画出所设计的计算机系统的原理框图和具体接线图，选定适合