时序引脚与工作模式.ppt

1,2019年7月28日星期日,第3章 8086/8088微处理器及其系统,3.1 8086/8088微处理器结构 微处理器功能结构 寄存器结构（编程结构） 3.2 8086/8088存储器组织 3.3 8086/8088工作方式 时序和引脚信号 最大和最小模式 3.4 8086/8088寻址方式 3.5 8086/8088指令系统,2,2019年7月28日星期日,3.3 8086/8088微处理器工作方式,（1）时序 时钟周期：又称为T状态，是一个时钟脉冲的重复周期，是CPU处理动作的基本时间单位。它是由主频来确定，如8086的主频为5MHz，则一个时钟周期为200ns。 总线周期：是指CPU与存储器或I/O端口进行一次访问所需要的时间，至少由4个时钟周期组成。（什么情况下执行总线周期？） 指令周期：是指CPU执行一条指令所（取指、译码、读写操作、完成）需要的时间。,T1 T2 T3 T4 T1 T2 T3 T4 Ti Ti,CLK,总线周期,时钟周期,3,2019年7月28日星期日,3.3 8086/8088微处理器工作方式,（1）时序 等待周期：是在一个总线周期的T3和T4之间，CPU根据Ready信号来确定是否插入TW，插入几个TW。 空闲周期：是指在二个总线周期之间的时间间隔（总线处在空闲状态）。若为3个时钟周期，则空闲周期为3个Ti。 关系：一个Tw=T；一个Ti=T；一个基本总线周期由四个T组成(T1,T2 ,T3,T4) ；一个指令周期由1到几个总线周期组成。,T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw,CLK,T4,等待周期,空闲周期,4,2019年7月28日星期日,3.3 8086/8088微处理器工作方式,（1）时序 总结T1 ,T2 ,T3 ,T4状态的基本特点 T1送地址： T2设状态:高4位状态，低16位高阻 T3送数据：CPU和存储器或端口传数据，高4位维持状态 T4结束： 等待状态Tw 空闲状态Ti,5,2019年7月28日星期日,3.3 8086/8088微处理器工作方式,（2）引脚信号 引脚功能复用和专用 地址/数据、地址/状态、复位、时钟 可控三态电路 低电平、高电平、高阻抗 触发方式 下降沿、上升沿，用于时序分析 控制信号流 信号类型（数据、地址、控制），输入/输出、中断,6,2019年7月28日星期日,附: 8086/8088引脚信号图,7,2019年7月28日星期日,3.3 8086/8088微处理器工作方式,（2）引脚信号,1,2,3,4,8,2019年7月28日星期日,3.3 8086/8088微处理器工作方式,（2）引脚信号/总线信号 AD15AD0 (Address Data Bus, 分时复用地址/数据线)传送地址时三态输出；传送数据时可双向三态输入/输出。 A19/S6 A16/S3（ Address/Status, 分时复用地址/状态线) *作地址用时，A19 A16与AD15AD0一起构成访问内存的20位 物理地址 *当CPU访问I/O端口时， A19 A16保持为“0” *作状态用时，S6S3输出状态信息。(参考教材) ALE (Address Latch Enable)地址锁存允许信号。输出，高电 平有效。在最小模式系统中作地址锁存器的选通信号。,9,2019年7月28日星期日,3.3 8086/8088微处理器工作方式,（2）引脚信号 /总线信号-34引脚 BHE/S7 (Bus High Enable/Status, 8086), 总线高位有效信号。三态输出，低电平有效。在读写存储器或I/O端口时， 用作体选信号。 SS0 (System Status,8088),系统状态信号输出，与IO/M和DT/R决定最小模式下当前总线周期状态。,10,2019年7月28日星期日,3.3 8086/8088微处理器工作方式,（2）引脚信号/系统控制 RD（Read) 三态输出，低电平有效。指示CPU正在读内存或 I/O端口。 WR（Write) 三态输出，低电平有效。指示CPU正在写内存或 I/O端口。 M/IO (8086) 存储器或I/O端口访问信号。 M/IO (8088),11,2019年7月28日星期日,3.3 8086/8088微处理器工作方式,（2）引脚信号/系统控制 DT/R（Data Transmit/Receive）数据发送/接收控制信号，用于数据收发器的传送方向。 当DT/R1，表示CPU向外部输出数据 当DT/R0为低电平时，表示外部向CPU输入数据。 DEN (Data Enable)数据允许信号，三态输出，低电平有效。 在最小模式系统中作为数据收发器的选通信号。,12,2019年7月28日星期日,3.3 8086/8088微处理器工作方式,（2）引脚信号/CPU控制 RESET 复位信号,输入，高电平有效。CPU接收到RESET信号后，停止当前操作，并将工作寄存器和指令队列复位到初试状态。 TEST 测试信号输入，高电平有效。 READY 外部同步控制输入信号，高电平有效. CLK 时钟输入,13,2019年7月28日星期日,3.3 8086/8088微处理器工作方式,（2）引脚信号/CPU控制33引脚 MN/MX (Minimum/Maximum) 最小方式/最大方式 高电平时，工作于最小方式（一般接电源电压） 构成小规模的应用系统，单处理器模式 CPU本身提供所有的控制信号 低电平时，工作于最大方式（一般接电源地） 构成较大规模的应用系统，多处理器模式，可以接入数值协处理器8087 CPU和总线控制器8288共同形成系统控制信号,14,2019年7月28日星期日,3.3 8086/8088微处理器工作方式,（2）引脚信号/总线控制和中断控制 总线控制 HOLD/HOLDA (Hold Request / Hold Knowledge)总线请求信号/总线响应信号 中断控制 INTR （Interrupt Request）可屏蔽中断,输入，高电平有效。 INTA (Interrupt Acknowledge)中断响应，输出，低电平有效。 NMI 非屏蔽中断请求，输入，高电平有效。,15,2019年7月28日星期日,8086最小方式组成,5V,读写控制,读写控制,读写控制,D7 D0,D15 D8,DB,AB,A0,A1 A19,BHE,STB OE 8282 锁存器,D15 D0,16,2019年7月28日星期日,(DS)=3000H,(BX)=500CH,(3500CH)=9AH,1.M/IO 变高，CPU将对内存进行操作 2. A19A0 为0011 0101 0000 0000 1100 3. ALE上出现正脉冲信号 4. DT/R变低，数据收发器处于接受状态 5. A19A16 为S6S5S4S3=0 AD7AD0变高阻态 RD变低，CPU将进行读操作 DEN变低，允许数据传送 AD7AD0为 1 0 0 1 1 0 1 0 RD变高，CPU从数据线上读数据,数据9AH读到AL中 DEN变高，数据收发器与总线断开，AD7AD0 变高阻态,执行指令MOV AL,BX的时序图,17,2019年7月28日星期日,3.3 8086/8088微处理器工作方式,附录 8088 CPU CIRCUIT DIAGRAM,18,2019年7月28日星期日,3.3 808