《部分习题答案》PPT课件.ppt

(二) 画出四位二进制加法计数器74161构成计数器的状态转换图并说明是几进制计数器； 写出输出函数F的逻辑表达式F(A2，A1，A0)的最小项之和形式； 画出输出函数F随时钟CP变化的波形图。假设Q3Q2Q1Q0的初始状态均为0。,测验:(一)用74190构成三十六进制减法计数器。,F,第5章部分习题答案,5-4 试分析图5-64所示电路的功能。要求写出驱动方程、状态方程、输出方程,画出状态转换图并对逻辑功能作出说明。,第5章部分习题答案,5-5试分析图5-65所示电路的功能。要求写出驱动方程、状态方程、输出方程,画出状态转换图并对逻辑功能作出说明。,第5章部分习题答案,解：由题图5-65所示电路可以写出,其功能是X=0时，为四进制减法计数器；X=1时，为三进制减法计数器。,第5章部分习题答案,5-6 试分析图5-66所示电路的功能。要求写出时钟方程、驱动方程、状态方程、画出状态转换图。,第5章部分习题答案,解：根据图5-66可以写出,CP下降沿到来有效,CP下降沿到来有效,Q1下降沿到来有效,第5章部分习题答案,5-10 试对应图5-69(b)所示CP波形，画出Q0、Q1、Q2的波形，并说明图5-69(a)所示电路的功能。,第5章部分习题答案,解：图5-69（a）为D触发器构成的异步时序电路。Q0见到CP上升沿就翻转；Q1见到Q0上升沿就翻转；Q2见到Q1上升沿就翻转；由此画出的波形图如图所示。由波形图看出，该电路为三位异步二进制加法计数器。,第5章部分习题答案,5-12 试用74161构成二十四进制计数器。 解：用两片74161才可以构成二十四进制计数器。可以连接成同步或异步工作方式。用乘数法、复位法和置数法都可以实现。电路形式有很多种，此处只给出四种方案。,第5章部分习题答案,5-12 试用74161构成二十四进制计数器。,第5章部分习题答案,5-12 试用74161构成二十四进制计数器。,第5章部分习题答案,5-12 试用74161构成二十四进制计数器。,第5章部分习题答案,5-13 试用CC40160构成二十四进制计数器。 解：用十进制计数器CC40160构成任意进制计数器与用74161构成任意进制计数器的方法虽然一样，但是CC40160为十进制计数器。,第5章部分习题答案,5-13 试用CC40160构成二十四进制计数器。,第5章部分习题答案,5-13 试用CC40160构成二十四进制计数器。,第5章部分习题答案,5-14 试用74190构成二十四进制加法计数器。 解：由于74190有串行时钟输出端，在Q3Q2Q1Q0由1001变成0000时，给出上升沿，故可以将个位的串行时钟输出端接至十位的CP端，实现两片之间的连接。 74190的加/减控制信号为低电平时，做加计数，因此加/减控制端应接地。只要74190的置入信号为低电平，就实现送数，使Q3Q2Q1Q0=D3D2D1D0。,第5章部分习题答案,5-14 试用74190构成二十四进制加法计数器。 解：令两片的D3D2D1D0=0000，当计数器计到十位的Q3Q2Q1Q0=0010、个位的Q3Q2Q1Q0=0100时，使置入信号为0，便可以实现二十四进制计数，逻辑图如下图所示。,第5章部分习题答案,5-15 试用74190构成二十四进制减法计数器。 解：74190的加/减控制端为高电平时做减计数。二十四进制减法计数器的最大数为23，当减到0之后，再接收一个CP脉冲，将变成23。为此，必须使十位的D3D2D1D0=0010，个位的D3D2D1D0=0011。在计数器计到0之后，再接收一个CP脉冲，必须使置入信号为0。 对于二片74190来说，00之后应变成99，只要在变成99时使置入信号为0，将23送入计数器中，就得到24进制计数器。逻辑图如图所示。,第5章部分习题答案,5-15 试用74190构成二十四进制减法计数器。 解：逻辑图如图所示。,第5章部分习题答案,5-16 用74161构成的电路如图5-71所示。试分别说明电路控制端L/C为1或为0时该电路的功能。,第5章部分习题答案,5-16 用74161构成的电路如图5-71所示。试分别说明电路控制端L/C为1或为0时该电路的功能。 解：由题图5-71所示电路可知,74161为二进制加法计数器,74161具有送数功能,串行输入数据,第5章部分习题答案,5-16 用74161构成的电路如图5-71所示。试分别说明电路控制端L/C为1或为0时该电路的功能。 解：,从Q3输出，来一个CP脉冲后,，,实现了右移一位，为串行输入串行输出工作方式。,若从Q3、Q2、Q1、Q0输出，则为串行输入并行输出工作方式。,第5章部分习题答案,5-16 用74161构成的电路如图5-71所示。试分别说明电路控制端L/C为1或为0时该电路的功能。 解：,74161为二进制加法计数器,74161为移位寄存器,第5章部分习题答案,5-17 试画出图5-72所示电路的完整状态转换图。 解：由题图5-72所示电路可知,在CP上升沿到来时，74161送数，Q3Q2Q1Q0=Q3100。,每接收一个CP脉冲，74161加1。状态转换表如下表示：,第5章部分习题答案,第5章部分习题答案,状态转换表如图所示。,第5章部分习题答案,5-18 图5-73所示电路为一可变进制计数器。试回答四个JK触发器构成什么功能电路；MN分别为00、01、10、11时，可组成哪几种进制计数器。,第5章部分习题答案,解：由题图5-73所示电路可知：,四个上升沿触发的JK触发器构成异步四位二进制加法计数器。74153输出F=0时，对计数器清零。通过清零可以实现任意进制计数器。,第5章部分习题答案,解：由题图5-73所示电路可知：,A1A0=MN=00时,Q3Q2Q1Q0=1000S1=Q3=1，A2A1A0=000，,计数器清零，使Q3Q2Q1Q0=0000 实现八进制计数。,第5章部分习题答案,解：由题图5-73所示电路可知：,A1A0=MN=01时,Q3Q2Q1Q0=1001S1=Q3=1，A2A1A0=001，,计数器清零，使Q3Q2Q1Q0=0000 实现九进制计数。,第5章部分习题答案,解：由题图5-73所示电路可知：,A1A0=MN=10时,Q3Q2Q1Q0=1110S1=Q3=1，A2A1A0=110，,计数器清零，使Q3Q2Q1Q0=0000 实现十四进制计数。,第5章部分习题答案,解：由题图5-73所示电路可知：,A1A0=MN=11时,Q3Q2Q1Q0=1111S1=Q3=1，A2A1A0=111，,计数器清零，使Q3Q2Q1Q0=0000 实现十五进制计数。,第5章部分习题答案,5-19 试用JK触发器和逻辑门设计一个七进制加法计数器。 解：按自然二进制数对06七个数编码的状态转换图如图所示，由状态转换图画出的状态卡诺图如图示。,第5章部分习题答案,5-24 设计一个数字钟电路，输入脉冲周期为1秒。要求能用七段数码管显示从00时00分00秒到23时59分59秒之间的任一时刻。 解：秒、分为60进制计数器，小时为24进制计数器。用74160计数器实现。用秒、分、小时个位的计数器进位QCC作为十位的时钟脉冲信号