匀场电源讲义研究生.ppt

仪器研制 匀场电源篇,主讲：郑振耀,主要内容,功能描述 电路结构 串口方案 以太网方案的硬件电路 以太网方案的嵌入式系统及软件,一、 功能描述,NMR谱仪结构,主计算机,室温匀场线圈 探头驱动装置,射频频率源 控制台 射频功率放大器 脉冲梯度驱动器 室温匀场电源,气动控制单元 调谐接口 前置放大器 射频混频器,核磁共振波谱仪系统结构图,主机柜系统,磁体接口系统,超导磁体,匀场电源功能,室温匀场电源是输出恒定的电流通过匀场线圈,进行磁场矫正，也可以说匀场电源是一个高精度高稳定度的恒流源，其输出电流与负载无关。 目的是使样品体积内的磁场分布均匀,在超导匀场基础上，将磁场均匀度提高到10-9,保证核磁共振波谱仪获得高分辨率高稳定度的谱图。,主要技术指标,高精度：采用16位DAC转换，步长5/65536 DAC：单调性的16bits，工作温度40到+85 DAC输出电压：双极性5.000Vdc 外部电源供应要求：单相220V7%，50Hz交流，功率400W 反应时间：1ms to 90%的最大电流值 温度系数：10 ppm（轴向）；20 ppm（横向） 躁声：5 ppm 1 kHz BW,二、 电路结构,匀场电源结构,匀场电源 控制模块 串口、以太网 两种方案,PC机,匀场电源 驱动模块,稳压电源,Z0 Z1 匀场电路,Z0 Z1 匀场线圈,其它26路匀场线圈,稳压电源电路,稳压电源电路的作用是为整个匀场电源提供恒定直流电源。电路可分为四部分: CPU side： +5V 1A Axial driver side： +5V 300mA ; +15V 200mA ; -15V 200mA; +12V 1.5A ; - 12V 1.5 Transverse driver side：+5V 600mA +15V 600mA ; -15V 600mA +9V 7.0A ; -9V 7.0A Z0/Z1 side： +5V 200mA +15V 100mA ; -15V 100mA +12V 1.5A ; -12V 1.5A,CPU side 电路分析,因为稳压电源电路的四部分电路原理相似，所以就只对其中的CPU side电路进行分析。,Z0 Z1匀场电路,Z0和Z1通道被独立出来，是由于Z0/Z1匀场电路要求控制精度更高，电路也更复杂。 Z0通道用于锁场控制，主要是锁环，具有采样保持和滤波功能，而且还可以自定义锁环时间常数，提高锁场速度。 Z1通道主要用于匀场，但是在某些场合，由于探头没有带梯度静磁场（PFG)线圈单元，就只能将Z1线圈作为梯度场线圈来产生梯度场实现一些功能。因此，Z1通道还具有脉冲发生和控制电路。,Z0 Z1电路原理图,V-C转换电路,I0取决于Vi和Rs。为了获得稳定的磁场，电流I0就必须恒定，即Vi和Rs不随温度的变化，因此采样电阻Rs必须具有高稳定度，否则磁场容易产生扰动，匀场没有意义。,匀场电源驱动模块,驱动模块由数/模转换和电压/电流转换两部分构成。 电压电流转换部分与Z0/Z1的V-C转换电路相同。 数/模转换模块由7片高精度DAC7734组成，每片四路。 24位串行数据=路选信号+16位匀场数据,7片 DAC7734,V-C转换 电路,匀场线圈,片选（06）,时种20ns,24位串行数据,三、 串口方案,串口模块结构,匀场电源控制模块串口通信方案由RS232/RS485 转换电路、CPU 控制电路、译码电路三部分组成,RS232/RS485 转换电路,CPU 控制电路,pc机,译码电路,DAC7734,RS232/RS485转换电路,计算机自带RS232接口电平值高，易损坏器件，与TTL电平不兼容，传输速率低，传输距离有限，搞干扰能力弱。 RS485克服以上缺点，差分信号抗干扰，最远达1200米。,接PC机,接CPU,将RS232 电平转换 为TTL电平,光电隔离 减小干扰,将TTL电平 转换为 RS485电平,RS232/RS485电源,光电隔离芯片6N137左右两边的电源应相互独立，这样才能达到减小干扰的目的。,整流电路,滤波电路,稳压电路,整流电路,滤波电路,稳压电路,变压器,AC220V,MAX232,MAX490,DC5V,DC5V,CPU控制电路,CPU控制电路由单片机（STC89C58）实现。 该电路与计算机进行RS485串口通信，接收来自计算机的匀场控制数据，并负责将匀场控制数据以SPI接口形式发送到匀场驱动板的DAC7734。,D9针接口,MAX490,单片机,差分 驱动 芯片,接RS485,接DAC7734,将RS485 电平转换 为TTL电平,CPU,差分信号 抗干扰强,RX,TX,2X8 接口,SDI,CLCK,SDO,RESET,A0,A1,A2,A3,CPU控制电路,A0-A3 对7片DAC7734及EEPROM片选。 SDI SDO完成串行数据收发。 译码模块由CPU中软件实现。,CPU软件设计,四、 以太网方案硬件电路,以太网模块结构,FPGA,电源 电路,复位 电路,时钟 电路,以太网 控制器,PC机,JTAG,EPCS,LED,FLASH8M*16,SDRAM4M*16,稳压电源板,3.3V 转 5V,缓 存,DAC7734,ETH,部分模块说明,以太网控制器采用DM9000AE，自适应10/100M以太网芯片。 JTAG接口用于在线调试，数据直接进入FPGA，掉电后数据丢失。 EPCS用于存储FPGA的硬件配置文件，FLASH用于存储软件，FPGA上电后自动从这两芯片中读取数据，完成配置。 SDRAM作为嵌入式系统运行时的内存。 FPGA管脚电压3.3V，DAC7734要求5V，故有3.3转5V电路。 电源电路是单板调试时的电源。装机后，由稳压电源板供电。,FPGA内部硬件结构,以太网 模块,NIOS II 软核 （CPU）,FIFO,FLASH 编程器,SDRAM 控制器,PLL时钟模块,片内RAM,片内ROM,AVALON总线,timer,译码 模块,CONTROL总线,片选,时钟,复位,串行 数据,DAC7734,DAC7734,DAC7734,DAC7734,电源保护电路,部分模块说明,译码模块，将存储于FIFO中的16位并行匀场数据转换为串行数据，并将路选信号加在前面，补满24位传入DAC7734，同时输出相匹配的串行时钟和片选信号。 电源保护电路在检测到电源电压异常时，以LED闪烁发出警报。 以太网模块，FLASH编程器，SDRAM控制器分别是对应外部芯片的接口模块。,FPGA配置电路,配置模式由MSEL1， MSEL0管脚设定。,匀场电源采用了AS和JTAG两种模式。,JTAG模式配置电路,AS模式配置电路,电源保护模块,CPU与电源板之间有四根线：地线（GND）,检测信号线1，检测信号线2,继电器控制线。 当DAC7734 的供电电压不足时，电源板通过两根检测信号线同时向CPU发送低电平。 CPU检测到信号线上的低电平信号后，通过继电器控制线传送高电平给工作电源板，断开工作电源板中的继电器，同时系统复位。,五、以太网方案的嵌入式系统及软件,软件系统组成,操作系统选用C/OS-系统。 TCP/IP协议选用LwIP轻型TCP/IP协议。 针对本系统所使用的网络芯片DM9000AE,开发相应的LwIP驱动程序。 利用LwIP的API函数,编写实现具体通信的网络应用程序（Socket编程）。,关于C/OS-系统,选用原因：C/OS-的内核是完全免费的，属于抢占式内核，实时性强，可靠性高，对资源的要求相对较低。 移植： C/OS-的内核包含与处理器无关代码，与处理器有关代码，系统配置文件三部分。移植重点要修改的是与处理器有关代码部分。,关于LwIP轻型TCP/IP协议,LwIP是瑞士计算机科学院的Adam Dunkels 等开发的一套用于嵌入式系统的开放源码的轻型TCP/IP 协议栈。 选用原因：功能较完备，占用资源少，适合C/OS-这样的小型操作系统。,LwIP 结构,匀场电源以太网模块的软件