锁相技术及频率合成.ppt

7.1 锁相环路 7.2 集成锁相环路和锁相环路的应用 7.3 频率合成原理 7.4 实训：锁相环路性能测试,第7章 锁相技术及频率合成,7.1 锁相环路,7.1.1 锁相环路的基本工作原理 锁相环路基本组成框图如图7.1所示。锁相环路是由鉴相器(PD)、环路滤波器（LF）和压控振荡器（VCO）三个基本部件构成的闭合环路。,图7.1 锁相环路基本组成方框图,图7.2 两个信号的频率和相位之间的关系,7.1.2 锁相环路的数学模型 1. 鉴相器 在锁相环路中，鉴相器是一个相位比较装置，用来检测输入信号电压ui(t)和输出信号电压uo(t)之间的相位差，并产生相应的输出电压ud(t)。 设压控振荡器的输出电压uo(t)为 uo(t)=Uomcosrt+o(t) (71) 设环路输入电压ui(t)为 ui(t)=Uimsinit+i(t) (72),在同频率上对两个信号的相位进行比较，可得输入信号ui(t)的总相位 it+i(t)=rt+(i-r)t+i(t) =rt+it+i(t) =rt+i(t) (73),图7.3 乘法器鉴相,将式(73)代入式(72)中，得 ui(t)=Uimsinrt+i(t) (74) Aui(t)uo(t)=1/2AUimUomsin2rt+i(t)+o(t) +1/2AUimUomsini(t)-o(t) (75) 经过低通滤波器（LPF）滤除2r成分之后，得到鉴相器输出的有效分量为 ud(t)=1/2AUimUomsini(t)-o(t) =Adsine(t) (76),图7.4 正弦鉴相器的鉴相特性及其电路模型,2. 压控振荡器 压控振荡器是一个电压-频率变换装置,在环路中作为被控振荡器,它的振荡频率应随输入控制电压uc(t)线性地变化，可用线性方程来表示，即 o(t)=r(t)+A0uc(t) (77),图7.5 压控振荡器的控制特性及其电路相位模型,压控振荡器的输出反馈到鉴相器上，对鉴相器输出误差电压ud(t)起作用的不是其频率，而是其相位,(78),(79),(710),3. 环路滤波器,图7.6 环路滤波器的模型,1) RC积分滤波器 电路构成如图7.7所示。传输算子为,(711),式中，=RC是时间常数，是滤波器唯一可调的参数。 令p=j并代入上式即可得滤波器的频率特性为,图7.7 RC积分滤波器,图7.8 RC比例积分滤波器,）RC比例积分滤波器 电路构成如图7.8所示。RC比例积分滤波器与RC积分滤波器相比，附加了一个与电容器串联的电阻R2。传输算子为,(712),式中，1=(R1+R2)C，2=R2C，它们是滤波器独立可调的参数。该电路的频率特性为,(713),）有源比例积分滤波器 有源比例积分滤波器由运算放大器组成，如图7.9所示，其传输算子是,(714),式中，1=(R1+AR1+R2)C；2=R2C；A是运算 放大器无反馈时的电压增益。若运算放大器的增益很 高，则,(715),图7.9 有源比例积分滤波器,式中，1=R1C。传输算子的分母中只有一个p，是一个积分因子，因此，高增益的有源比例积分滤波器又称为理想积分滤波器。显然，A越大,就越接近理想积分滤波器。此滤波器的频率响应为,4. 锁相环路相位模型及锁相环路的数学模型 将环路的三个基本模型连接起来的锁相环路相位模型，如图7.10所示。通常将这个模型称为PLL的相位模型。这个模型直接给出了输入相位i(t)与输出相,图7.10 锁相环路的相位模型,按图7.10的环路相位模型，不难导出环路的数学模型:,(716),式(716)是锁相环路数学模型的一般形式，也称动态方程，从物理概念上可以逐项理解它的含义;式中pe(t)显然是环路的瞬时频差,(717),右边第一项pi(t)称固定角频率，,(718),式中最后一项 AdA0AF (p)sine(t)称控制角频差， AdA0AF(p)sine(t)=o(t)=o-r (719) 其表示压控振荡器在uc(t)=AdAF(p)sine(t)的作用下，产生振荡角频率o偏离r的数值。于是动态方程(716)构成如下关系： 瞬时频差=固有频差-控制频差 从方程(716)可以解出稳态相差,7.1.3 锁相环路的捕捉特性 当环路未加输入信号ui(t)时，VCO上没有控制电压，它的振荡频率为r。若将频率i恒定的输入信号加到环路上去，固有频差（起始频差）i=i-r，因而在接入ui(t)的瞬间，加到鉴相器的两个信号的瞬时相位差,相应地，鉴相器输出的误差电压ud(t)=Adsinit。显然，ud(t)是频率为i的差拍电压。下面分三种情况进行讨论： (1)i(t)较小，即VCO的固有振荡频率r与输入信号频率i相差较小。 (2)i较大，即r与i相差较大，使i超出环路滤波器的通频带，但仍小于捕捉带p。 （3）i很大，即r与i相差很大，使i不但远大于环路滤波器的通频带，而且大于捕捉带p。,图7.11 捕捉过程示意图,图7.12 捕捉过程中ud(t)的波形,7.1.4 锁相环路的跟踪特性 当环路锁定后，如果输入信号频率i或VCO振荡频率o发生变化，则VCO振荡频率o跟踪i而变化，维持o=i的锁定状态，这个过程称为跟踪过程或同步过程。相应地，能够维持环路锁定所允许的最大固有频差|i|，称为锁相环路的同步带或跟踪带，用H表示。,7.1.5 一阶锁相环路的性能分析 没有滤波器时，AF(p)=1。设输人信号ui(t)为频率i不变的基准信号，且ir，即固有频差pi(t)di(t)/dtii-r，为大于零的常数。于是由式(716)可得到此时环路的基本方程,(720),1. 环路的锁定条件和稳态相位差 当环路锁定时，i=o，ui(t)与uo(t)的相位差e(t)为一恒定值稳态相位差e()，故de(t)/dt0。可以证明，只有当t=时，才能满足环路的锁定条件，故锁定条件可写成,(721),把de(t)/dt0代入式(720)，可得,(722),上式表明，环路锁定时控制频差等于固有频差。由于锁定时,e(t)=e()，故由上式可得,(723),2.相图法 相图法是求解微分方程的一种方法。对于式(720)所示微分方程式，以其应变量e(t)为横轴，以该变量对时间的一阶导数de(t)/dt为纵轴，这样构成的平面称为相平面，相平面内的一个点称为相点。,图7.13 一阶锁相环路的相图,根据捕捉带的定义， 有 p=A=AdA0 (724) 若环路已经锁定，逐渐加大固有频差i，由图7.13（a）同样可以看到，维持环路锁定的最大固有频差i也为AdA0，故同步带 H=A=AdA0 (725),7.2 集成锁相环路和锁相环路的应用,7.2.1 集成锁相环 通用单片集成锁相环路是将鉴相器、压控振荡器以及某些辅助器件，集成在同一基片上。 1. 高频单片集成锁相环 (1) NE560集成锁相环路。其方框图如图7.14所示。 (2) NE561集成锁相环路。其方框图如图7.15所示。,图7.14 NE560方框图,图7.15 NE561方框图,(3) L562（NE562）集成锁相环路。其组成方框如图7.16所示。 考虑到L562鉴相器的非理想与饱和特性，其鉴相灵敏度可近似为,根据设计，NE560、561、562压控振荡器频率可用 下式近似计算：,(4)XR-215集成锁相环路。其方框图如图7.17所示。,图7.16 L562方框图,图7.17 XR-215方框图,2. 超高频单片集成锁相环 (1)L564（NE564）超高频单片集成锁相环。其组成方框如图7.18所示。电路由输入限幅器、鉴相器、压控振荡器、放大器、直流恢复电路和施密特触发器等六大部分组成。,图7.18 L564方框图,鉴相器用普通的双平衡模拟相乘器，鉴相灵敏度与2端注入（或吸出）电流IB的关系如下： Sd0.46(V/rad)+7.310-4V/(radA)IB(A) 在IB800mA范围内，上式是有效的。 压控振荡器是改进型的射极耦合多谐振荡器。定时电容CT接在12、13端，电路有TTL和ECL兼容的输入、输出电路。根据L564压控振荡器的特定设计，其固有振荡频率为,图7.19 FSK检波后处理电路示意图,图7.20 检波后处理电路输出的解调波形,(2)PC1477C。,图7.21 PC1477C方框图,3. 低频单片集成锁相环 (1)SL565（NE565）。,图7.22 方框图,对SL565而言，压控振荡器振荡频率可近似表示成,压控灵敏度为,式中，UC是电源电压（双向馈电时则为总电 压）。鉴相灵敏度为,放大器增益为,(2)NE567。其方框图如图7.23所示。,图7.23 NE567方框图,输入信号加在3端，环路滤波电容器接在2端，定时电阻RT与定时电容CT接在5、6端。振荡频率可用下式计算：,(3) 5G4046（CD4046）。,图7.24 5G4046方框图,7.2.2 锁相环路的应用 通过前面的讨论已知，锁相环具有以下优点:锁定时无剩余频差;良好的窄带滤波特性；良好的跟踪特性;易于集成化。因此，锁相环广泛获得了应用。下面举一些例子简单说明。 1. 锁相倍频、分频和混频 1）锁相倍频 2）锁相分频 3）锁相混频,图7.25 锁相倍频方框图,图7.26 锁相分频方框图,图7.27 锁相混频方框图,2. 锁相解调 1) 调频信号的解调 2) 调相信号解调 3) 调幅波的同步检波,图7.28 调制信号的锁相解调器与普通,图7.29 用锁相环解调调频信号方框图,图7.30 L562构成调频波解调电路,图7.31 CD4046构成调频波解调电路,图7.32 用锁相环解调相信号方框图,图7.33 采用锁相环路的同步检波电路框图,3. 锁相接收机,图7.34 锁相接收机原理方框图,7.3 频率合成原理,7.3.1 频率合成器的技术指标 1. 频率范围 2. 频率间隔 3. 频率转换时间,4. 频率准确度 频率准确度表示频率合成器输出频率偏离其标称值的程度。若设频率合成器实际输出频率为fg，标称频率为f，则频率准确度定义为,5.频率稳定度 6.频谱纯度,图7.35 输出信号频率周围叠加有不需要的频率成分,7.3.2 直接式频率合成法(直接式频率合成器),图7.36 直接式频率合成器的原理方框图,设两个混频器均取差频，VFO为高调谐情况，则有,图7.37 有源选频系统,7.3.3 间接频率合成法（锁相频率合成器） 锁相频率合成器的基本构成方法主要有：脉冲控制锁相法、模拟锁相合成法、数字锁相合成法。,图7.38 脉冲锁相式频率合成器原理方框图,图7.39 模拟锁相频率合成法的基本,图7.40 数字锁相频率合成器原理方框图,7.3.4 直接数字式合成法(波形合成法)(直接数字式频率合成器) 1. 直接数字式频率合成器的基本原理 直接数字式频率合成器的基本原理也就是波形合成原理。,图7.41 斜升波合成的方框图,图7.42 累加器的原理图,累加器是由加法器和寄存器组成的，按照频率控制数据的不同给出不同的编码。由图7.42可知 4321=（A4+B4+C3）（A3+B3+C2） （A2+B2+C1）（A1+B1） 式中，C1、C2、C3对应加法器1、2、3的进位端。设A1A2A3A4=0001，Q4Q3Q2Q1=0000，则 D4D3D2D1= 4321 =0001 数模转换器的分辨率与计数器或累加器位数n的关系为 分辨率=,图7.43 任意波形合成的方框图(DDS方框图),2. 直接数字式频率合成器的特点 与数字锁相频率合成器中通过改变可变分频器分频比来改变环路输出频率样，在直接数字式频率合成器中，合成信号频率为fo=k（fo2n），显然，改变频率控制数据k，便可以改变合成信号频率fo。,3.直接数字式频率合成器的应用 DDS主要用于频率转换速度快及频率分辨率高的场合，如用于跳频通信系统中的频率合成器。,图7.44 超高速跳频频率合成器,图7.44中， 图7.45为DDSPLLDS结构的原理图，它能满足fRBWDDS(DDS的输出频带)。混频滤波电路由相乘器和带通滤波器组成，其输出频率取两输入频率的和频。该系统输出频率为fo,图7.45 一种DDS+PLL+DS结构的方框图,7.4 实训：锁相环路性能测试,1.实训目的 (1)通过实训可深入了解锁相环路的电路结构和特点; (2)掌握锁相环主要参数的测试方法。 2.锁相环路性能参数及指标的测量 锁相环路由鉴相器(PD)、环路滤波器（LF）和压控振荡器（VCO）三个基本部件构成，如图7.46所示。,图7.46 锁相环路基本组成,锁相环路各部件的传递函数分别为 PD: ud(t)=Adsine(t) e(t)=i(t)-o(t) LF: uc(t)=Acsine(t) VCO: o(t)=A0 1) VCO压控灵敏度的测量 VCO压控灵敏度的定义为,2) 环路同步带fH与捕捉带fp的测量 同步带是指环路有能力维持锁定的最大起始频差。,图7.47 VCO压控灵敏度的测量组成框图,图7.48 同步带和捕捉带的测量组成框图,测试方法如下: (1)同步带测量。 (2)捕捉带测