机械课程设计心得体会

1 / 11 机械课程设计心得体会 一、设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟 .而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法 .且由于数字钟包括组合逻辑电路和时叙电路 .通过它可以进一步学习与掌握各种组 合逻辑电路与时序电路的原理与使用方法 . 二、设计要求 设计指标 时间以 12 小时为一个周期； 显示时、分、秒； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前 10 秒进行蜂鸣报时； 2 / 11 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 设计要求 画出电路原理图； 元器件及参数选择； 电路仿真与调试； PCB 文件生成与打印输出。 制作要求自行装配和调试，并能发现问题和解决问题。 编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 三、原理框图 1数字钟的构成 数字钟实际上是一个对标准频率进行计数的计数电路。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的 1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 数字钟组成框图 2晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz 的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用 了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常3 / 11 有两类，一类是用 TTL 门电路构成；另一类是通过 CMOS 非门构成的电路，本次设计采用了后一种。如图所示，由 CMOS非门 U1 与晶体、电容和电阻构成晶体振荡器电路， U2 实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻 R1 为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容 C1、 C2 与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个 180 度相移，从而和非门构成一个正反馈网络，实现了 振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 一、设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟 .而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法 .且由于数 字钟包括组合逻辑电路和时叙电路 .通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的4 / 11 原理与使用方法 . 二、设计要求 设计指标 时间以 12 小时为一个周期； 显示时、分、秒； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前 10 秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 设计要求 画出电路原理图； 元器件及参数选择； 电路仿真与调试； PCB 文件生成与打 印输出。 制作要求自行装配和调试，并能发现问题和解决问题。 编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 三、原理框图 1数字钟的构成 数字钟实际上是一个对标准频率进行计数的计数电路。由5 / 11 于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的 1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 数字钟组成框图 2晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz 的方波信号，可保证数字钟 的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用 TTL 门电路构成；另一类是通过 CMOS 非门构成的电路，本次设计采用了后一种。如图所示，由 CMOS非门 U1 与晶体、电容和电阻构成晶体振荡器电路， U2 实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻 R1 为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容 C1、 C2 与晶体构成一个谐振型网络，完成对振荡频率的控制功能， 同时提供了一个 180 度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 带有消抖电路的校正电路 6整点报时电路 6 / 11 电路应在整点前 10 秒钟内开始整点报时，即当时间在 59分 50 秒到 59 分 59 秒期间时，报时电路报时控制信号。 当时间在 59 分 50 秒到 59 分 59 秒期间时，分十位、分个位和秒十位均保持不变，分别为 5、 9 和 5，因此可将分计数器十位的 QC 和 QA、个位的 QD 和 QA 及秒计数器十位的 QC 和QA 相与，从而产生报时控制信号。 报时电路可选 74HC30 来构成。 74HC30 为 8 输入与非门。 四、元器件 1四连面包板 1 块 2镊子 1 把 3剪刀 1 把 4共阴八段数码管 6 个 5网络线 2 米 /人 6 CD4511 集成块 6 块 7 CD4060 集成块 1 块 8 74HC390 集成块 3 块 9 74HC51 集成块 1 块 10 74HC00 集成块 4 块 11 74HC30 集成块 1 块 12 10M 电阻 5 个 13 500 电阻 14 个 14 30p 电容 2 个 7 / 11 15时钟晶体 1 个 16 蜂鸣器 10 个 1）芯片连接图 1)74HC00D2)CD4511 3)74HC390D4)74HC51D 2面包板的介绍 面包板一块总共由五部分组成，一竖四横，面包板本身就是一种免焊电板。 面包板的样式是： 面包板的注意事项： 1面包板旁一般附有香蕉插座，用来输入电压、信号及接地。 2上图中连着的黑线表示插孔是相通的。 3拉线时，尽量将线紧贴面包板，把线成直角，避免交叉，也不要跨越元件。 4面包板使用久后，有时插孔间连接铜线会发生脱落现象，此时要将此排插 孔做记号。并不再使用。 五、各功能块电路图 数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。 六进制电路 由 74HC390、 7400、数码管与 4511 组成，电路如图一。 8 / 11 十进制电路 由 74HC390、 7400、数码管与 4511 组成，电路如图二。 六十进制电路 由两个数码管、两 4511、一个 74HC390 与一个 7400 芯片组成，电路如图三。 双六十进制电路 由 2 个六十进制连接而成，把分个位的输入信号与秒十位的 Qc 相连，使 其产生进位，电路图如图四。 时间计数电路 由 1 个十二进制电路、 2 个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，详细电路见图五。 校正电路 由 74CH51D、 74HC00D 与电阻组成，校正电路有分校正和时校正两部分，电路如图六。 晶体振荡电路 由晶体与 2 个 30pF 电容、 1 个 4060、一个 10 兆的电阻组成，芯片 3 脚输出 2Hz 的方波信号，电路如图七。 整点报时电路 由 74HC30D 和蜂鸣器组成，当时间在 59:50 到 59:59 时，蜂鸣报时，电路如图八。 六、总接线元件布局简图 9 / 11 整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。 其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。 电路的信号输入由晶振电路产生，并输入各电路。 简图如图九。 七、芯片连接总图 因仿真与实际元件上的差异，所以在原有的简图的基础上，又按实际布局画了这张按实际芯片布局的接线图，如图十。 八 、总结 1实验过程中遇到的问题及解决方法 面包板测试 测试面包板各触点是否接通。 七段显示器与七段译码器的测量 把显示器与 CD4511 相连，第一次接时，数码管完全没有显示数字，检查后发现是数码管未接地而造成的，接地后发现还是无法正确显示数字，用万用表检测后，发现是因芯片引脚有些接触不良而造成的，所以确认芯片是否接触良好是非常重要的一件事。 10 / 11 时间计数电路的连接与测试 六进制、十进制都没有什么大的问题，只是芯片引脚的老问题，只要重新插过芯片就可以解决了。但在六十进制时，按图接 线后发现，显示器上的数字总是 100 进制的，而不是六十进制，检测后发现无论是线路的连通还是芯片的接触都没有问题。最后，在重对连线时发现是线路接错引脚造成的，改过之后，显示就正常了。 校正电路 因上面程因引脚接错而造成错误，所以校正电路是完全按照仿真图所连的，在测试时，开始进行时校时时，没有出现问题，但当进行到分校时时，发现计数电路的秒电路开始乱跳出错。因此，电路一定是有地方出错了，在反复对照后，发现是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的，因此，在接线时一定要注意把不要的多余 的线拿掉。 2设计体会 通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真